纠单错码的研究

本文描述了一种既可检测一位错误又可纠正一位错误的纠单错码．纠单错码的基本原理是利用生成矩阵来进行编码，利用校验矩阵来进行查错和纠错．     

一类纠二元突发错的准循环码的译码算法

介绍了一种基于二维乘积码的一类纠二元突发错的准循环码及其最大纠突发错能力,并提出了一种译码算法.在一定条件下,这类码可化为循环Gilbert码.经常这类码比具有相同码长和校验位的Gilbert码可纠更长的突发错.计算机模拟表明,所提出的译码算法可行.     

捕错译码的实现

本文以（１５．１１）系统循环码为例，提出一种能纠单个错和连续四位突发错的译码方法和实用电路．该方法可以推广到（ｎ，ｋ）系统循环码中去，从而实现纠（ｎ－ｋ）位突发错能力．     

q-循环码的生成矩阵和校验矩阵

讨论了q-循环码的生成矩阵和校验矩阵,从而可以方便地研究秩距离码的理论．     

二元叠加码的检错性和纠错性

二元叠加码δ(n,d,k)是一个非适应性分组测试(NGT)算法的数学模型d-disjunct矩阵.Hamming距离决定着二元叠加码的检错性和纠错性,通过计算δ(n,d,k)的Hamming距离,得到了它的检错性和纠错性.     

矩阵概周期函数的性质

在纯量概周期函数定义的基础上给出矩阵概周期函数的定义，利用纯量概周期函数的性质，讨论了矩阵概周期函数的一些性质。     

基于压缩感知理论的线性分组码译码

将压缩感知理论应用于线性分组码的译码,提出差错图案E重构的压缩感知模型及校验矩阵H作为测量矩阵的构成形式和性质.将伴随式S作为测量信号,校验矩阵H作为测量矩阵,以(15,7)循环码为例,采用基追踪(BP)算法重构差错图案E的估值,并设计线性分组码译码的仿真实验方案.仿真实验结果表明,采用压缩感知理论与BP算法能较好完成线性分组码的译码.     

一种扩展部分BCH码纠错能力的方法

提出一种简单的查表译码算法以扩展某些BCH码的纠错能力.首先搜索出BCH(n,k,t)码能够纠正的码重为t 1的错误图样,再将这些错误图样与码重小于t 1的错误图样放在一起,根据它们对应的伴随式大小进行排序,优化存储于硬件设备中,从而进行查表法译码.仿真表明:对于BCH码,采用这种译码方法,在相同的码长和信息比特数的条件下,能够比一般的BCH译码方法纠正更多错误,而且译码电路相对简单,译码速度快.这种提高纠错能力的译码方法对所有的二进制线性循环码都是适用的.     

伴随矩阵的原矩阵

通过定义n(≥2)阶矩阵Mn(F)的k-伴随矩阵及其原矩阵,进行已知k-伴随矩阵求其原矩阵的讨论,推广和改进了已有的一些结果.     

二元局部修复码的新构造

局部修复码(Locally Repairable Codes,简记为LRCs)是一种可以减小分布式存储系统修复带宽的新型纠删码。依据二元最优码的不同距离特性而改变校验矩阵的方法,提出了由奇距离局部修复码扩展构造偶距离局部修复码的一种方法;而且提出了通过删截的方法构造新的性能优良的局部修复码。利用这两种方法,构造出四组码长为n≤24,维数为k≥8且距离为6≤d≤8具有较小局部修复度的码,这些码都达到了C-M界。这些结果对于研究更大距离的二元最优局部修复码以及一般域上的最优局部修复码的构造,将具有借鉴意义。     

CRC辅助PC-polar码的新颖编码算法

针对奇偶校验极化(parity-check polar, PC-polar)码中奇偶校验码检错效率低而导致纠错性能不佳的问题,提出了一种循环冗余校验码辅助PC-polar码的新颖编码算法。用奇偶校验(PC)比特和高汉明权重的冻结比特替换低汉明权重的信息比特来优化极化码的距离谱,并结合5位循环位移寄存器优化PC码的校验函数,再在PC-polar码中加入检错效率较高的循环冗余校验(CRC)码,最后通过控制变量法确定了2种校验码的数量。仿真结果表明,该算法构造的CRC-PC-polar (CRC8, PC6)码在误块率(BLER)为10^-5时,与PC-polar码、CRC-polar码和segmented-CRC-polar码相比分别有0.4 dB、0.1 dB、0.2 dB的净编码增益。由此可知,提出的算法能够改善PC-polar码的纠错性能。     

i－循环码的极小Mannheim距离

利用Ｈａｍｍｉｎｇ距离对ｉ－循环码的极小Ｍａｎｎｈｅｉｍ距离给出了一个估值，其结果为ｉ－循环码的极小Ｍａｎｎｈｅｉｍ距离大于等于ｋ＋２     

LDPC码的分析和非正则图的设计

给出了正则LDPC码和非正则LDPC码的分析 ,并介绍了非正则LDPC码的设计方法     

LDPC-SPC乘积码

提出了一种LDPC-SPC乘积码。该乘积码以低密度奇偶校验（low density parity check,LDPC）码为水平码,单奇偶校验（single parity check,SPC）码为垂直码。给出了LDPC-SPC乘积码的硬判决译码算法和软判决译码算法。利用这些译码算法,LDPC-SPC乘积码能够在不同的LDPC码字之间交换比特置信度信息,完成译码。仿真结果表明,以长度8064 bit,码率1/2的LDPC码为基础构造的LDPC-SPC乘积码,能够有效地降低该LDPC码的误码平层,并且在误码率为10-7时,乘积码取得了超过LDPC码0.3 dB的性能优势。     

在二元AWGN信道下规则LDPC码的性能仿真

介绍了规则LDPC码的构造方式和译码算法;在二元AWGN（加性白高斯噪声）环境下,对不同的参数条件,从传输误码性能和译码复杂度两方面,将规则LDPC码与Turbo码进行了对比．仿真结果表明规则LDPC码在中短帧传输下具有良好的性能,这对LDPC码投入实际应用具有重要的意义．     

一种构造量子稳定子码的新方法

量子编码是纠正或防止量子错误的有效手段,是量子计算和量子通信实用化的基础.利用循环差集(cyclic difference set)的特性,提出了一种具有循环特性的量子稳定子构造方法.通过该方法能构造出著名的[5,1,3]量子码的量子校验矩阵.通过实例分析,如[5,1]、[13,7]量子码,发现通过该方法构造的稳定子码...     

基于QR码和SPC码的双广义LDPC码构造及性能研究

为了降低低密度奇偶校验(low-density parity check, LDPC)码的错误平层,使其满足移动高清视频传输的极低误比特率(bit error rate, BER)要求,构造了一种基于平方剩余(quadratic residue, QR)码和单奇偶校验(single parity check, SPC)码的双广义LDPC(doubly-generalized LDPC, D-GLDPC)码。所构造的D-GLDPC码克服了有限码长的LDPC码性能不佳的问题以及广义LDPC(generalized LDPC, GLDPC)码的码率损失问题。基于QR码构造了准循环低密度奇偶校验(quasi cyclic LDPC, QC-LDPC)码,以QR码和SPC码作为分量码来构造D-GLDPC码,采用后验概率(a posteriori probability, APP)译码算法简化D-GLDPC码的译码。仿真结果表明,D-GLDPC码相比同码长同码率的LDPC码,在错误比特率和译码收敛速度上有明显的性能提升。     

一种改进的确定性准规则LDPC码

提出了一种确定性准规则LDPC码的设计方法,通过双对角矩阵以及迭代生成的线性同余序列构造校验矩阵.推导了为避免四边以及更少边的循环,迭代参数所需要满足的条件.该方法主要优点是编码仅具有线性复杂度,并且校验矩阵可通过迭代和双对角矩阵生成,在译码端不需要存储整个校验矩阵,这对于译码器的硬件实现是有利的.仿真结果表明该方法具有优于伪随机方法的性能.     

基于QR码构造的QC-LDPC码译码器设计与实现

基于平方剩余(quadratic residue,QR)码构造的准循环低密度奇偶校验(quasi cyclic low-density parity check,QC-LDPC)码的行重通常比较大,硬件实现时译码器消耗的资源也就较多。设计了一种在资源占用率和吞吐率方面较为平衡的部分并行结构的分层译码器。该译码器采用分层修正最小和算法(layered normalized min-sun algorithm, LNMSA)实现,利用部分并行结构同时处理层内连续n行;在变量节点后验概率信息的存储结构上,将连续的n个信息合并为1组,连续的2组采用2个随机存取存储器(random access memory, RAM)进行交替存储;在求取最小值和次小值时,将输入信息分为4组,再从4组中分别获取最小值比较出全局最小值和次小值,从而有效地降低了最小值和次小值比较运算的复杂度。在码长为2040、码率为0.83的码字和Xilinx Virtex-6开发板的测试环境下,译码器最大时钟频率可达166.7 MHz,吞吐量可达447.5 Mbit/s。