基于SET/MOS混合结构的表决器电路的设计

基于单电子晶体管(SET)的库仑阻塞和库仑振荡效应,利用SET和MOS管的互补特性,提出了一种基于SET/MOS混合电路的新型表决器电路.利用HSPICE对所设计的表决器电路进行仿真验证,仿真结果表明SET/MOS混合电路能够实现表决器的功能.与传统CMOS电路相比,该SET/MOS混合电路使用的管子数目大大减少,功耗...     

一种基于SET/CMOS电路的二阶低通滤波器

在研究单电子晶体管(single electron transistor，SET)I-V特性的基础上，依据分区处理法，设计了一个SET、积分器电路，并采用级联方法实现了一个SET／CMOS二阶低通滤波器。仿真结果表明，该滤波器的幅频特性增益比采用其它方法描述SET I-V特性所构成的滤波器的幅频特性增益高出1倍多。     

基于负微分电阻特性的SET/CMOS反相器

基于单电子晶体管(SET)和PMOS管串联产生的负微分电阻(NDR)特性,提出了一种新型的SET/CMOS反相器.该反相器利用NDR特性与NMOS负载管的电流-电压特性构成两个单稳态点,实现反相功能.应用HSPICE仿真器,采用精准的单电子晶体管的子电路模型及22nm CMOS预测技术模型对该反相器进行仿真,结果表明:该反相器的功能正确,具有比传统CMOS反相器更低的功耗;与其它单电子反相器相比,该反相器可在室温下实现输出电压全摆幅,且具有较低的传输延迟.     

基于数据打孔混合ARQ方案的低密度奇偶校验码构造方法

为了在不增加低密度奇偶校验码编译码复杂度的条件下,改善数据打孔混合重传请求的系统吞吐量,给出了一种改进的矩阵构造和打孔方案,增强了校验比特的可靠度并提高了打孔译码的性能.由于每次重传接收端要做2次迭代译码,所以同时优化这2次迭代译码的噪声门限值,用密度演变算法给出了一种更加适合该协议的非规则分布.数据吞吐量的仿真结果显示,改进分布和构造的码字明显优于原有的码字.     

一类低密度奇偶校验码的设计

低密度奇偶校验码(LDPC)是哥拉格于1962年提出的一种性能非常接近香农限的好码,并被MacKay和Neal两度重新发现,且证明了它在与基于BP(Belief-Propagation)的迭代译码算法相结合的条件下具有逼近Shannon限的性能.LDPC码的优异的性能及其在信息可靠传输中的良好应用前景,成为当今信道编码领域最瞩目的研究热点.笔者选用国际电信联盟推出的一种方案,设计了一类低密度奇偶校验LDPC(Low Density Parity Check)码.设计是针对分组块长为276比特,码率为0.7572,采用了6位量化方案.根据可编程逻辑器件(CPLD)的结构特点,提出了LDPC码的译码器结构和相应的编码器结构及其具体实现方案,并对编码方案进行了严密推导.该LDPC码适合用于ADSL传输.     

基于MOS管PDE模型的RF电路瞬态包络仿真算法分析

提出了以谐波平衡技术为平台,基于RF电路中MOS晶体管PDE模型的混合域瞬态包络仿真算法,解决了将MOS晶体管的PDE模型与表征电路系统的ODE耦合在一起进行数值求解的问题,并以一个功放电路为例说明了这种仿真技术的有效性。     

基于后验概率的低密度奇偶校验码逆向识别方法研究

提出一种基于后验概率对数似然比(LLR)均值的逆向识别低密度奇偶校验码(LDPC)校验矩阵的方法。通过估计接收码字的信道增益以及信道噪声方差值, 得到后验概率对数似然比, 并依据后验概率对数似然比均值最大化原则, 成功实现对 LDPC 码校验矩阵的逆向识别。仿真结果表明, 在加性高斯白噪声信道条件下, 利用所提出的LDPC 码逆向识别技术, 接收方可准确无误地找到发送方使用的LDPC 码校验矩阵。     

基于双原模图低密度奇偶校验码的联合信源信道编译码系统优化设计

香农经典信息论表明信源信道分离编码是渐进最优的,然而该理论自身的局限性使其在实际应用场景中的性能并不是最优的.与传统的信源信道分离级联系统相比,联合信源信道编译码系统可以更加有效地挖掘信源或者信道的特征,进而获得更好的性能,更适合未来无线通信的需求.本文主要基于双原模图低密度奇偶校验(double protograph...     

一种新型单电子-MOS晶体管混合的半加器电路

基于单电子晶体管的I-V特性和MOS晶体管的逻辑电路设计思想,提出了1个单电子晶体管和MOS晶体管混合的反相器电路,进而推导出其它基本逻辑门电路,并最终实现了一个半加器电路。通过比较单电子晶体管和MOS晶体管两者的混合与纯CMOS晶体管实现的半加器电路,元器件数目得到了减少,电路结构得到简化,且电路的静态功耗降低。SPICE验证了电路设计的正确性。     

SET-MOS混合结构的触发器设计及应用

基于SET-MOS混合结构的或非门构建了基本RS触发器和主从式D触发器,对所设计的新型触发器电路进行了分析研究,并将其应用到寄存器和移位寄存器电路.利用SPICE对所设计的触发器电路进行仿真验证,仿真结果表明电路运行良好.该新型触发器电路与SET实现的电路相比,具有更高的驱动能力;与传统CMOS电路相比,电路的功耗仅为10-10 W的数量级.     

基于等效磁路的并列结构混合励磁发电机磁场仿真分析

分析了切向永磁和爪极电励磁在转子中并列组合的混合励磁发电机的结构特点和工作原理,建立了等效磁路模型．由等效磁路模型推导了气隙磁密与励磁电流、磁钢厚度和极对数等参数的关系式,给出了参数计算的方法,并计算了等效磁路模型不同励磁电流下的气隙磁密大小．采用有限元分析软件对发电机建模,仿真分析了发电机的磁场分布,得到气隙磁密与各参数之间的变化关系曲线．仿真结果与等效磁路模型相符,验证了等效磁路模型的正确性和参数计算的有效性,为并列结构混合励磁发电机的设计和参数分析提供了参考．     

基于MATLAB的开关磁阻发电机系统的非线性建模与仿真

在分析SRG数学模型的基础上,用MATLAB/SIMULINK软件建立了SRG系统的非线性仿真模型.该模型中的电机绕组模块、功率变换器模块、转子位置角度转换模块和电压控制模块都是通过SIMULINK中的某些模块搭建起来的,修改容易且直观性强.该模型稍加改变也可作为开关磁阻电动机驱动系统的仿真模型.仿真和实验对比结果表明,仿真结果能真实地反映SRG系统的实际工作状况.     

基于Maxwell和Simplorer的2 kW低速永磁发电机设计

针对低风速、风资源欠佳且用电困难的地区,为改善风力发电机的低速发电性能,提高风能利用率,设计了一种应用于2 kW风力发电机组的低转速永磁发电机,利用磁路法对2 kW永磁发电机进行电磁设计,获得发电机的主要尺寸参数,其中定子内径为180 mm,铁心长度为90 mm,永磁体宽度为20 mm,永磁体厚度为4.5 mm。采用ANSYS Maxwell软件进行二维建模并分析其空载和负载情况下的磁场分布,通过ANSYS Maxwell和Simplorer联合对其仿真,对其瞬态特性进行分析。在此基础上研制了低转速永磁风力发电机样机,通过对比发电机转速在256～400 r/min时,样机试验与仿真的功率值和效率值,二者的最大误差为4.47%,低于5%,结果表明该低转速永磁发电机设计可行。     

基于EDA技术的复杂数字电路设计

目的研究复杂数字电路在EDA开发系统上的实现方法。方法在Quartus环境下利用VHDL及原理图输入法综合设计了8位十进制数字频率计。结果下栽／配置到”在系统可编程”实验板的目标器件上,经实际电路测试验证,达到了预期的设计要求。结论与传统设计方法相比,基于EDA技术的设计方案具有外围电路简单,程序修改灵活和调试容易等特点;设计的数字频率计测量范围大,精度高,读数直观清晰。     

ISG混合动力再生制动系统压力协调控制策略

以ISG(integrated startor and generator)型混合动力长安轿车为原型,提出了基于HEV(hybrid electric vehicle)制动力分配的制动系统压力协调控制策略,建立了HEV再生制动离线仿真模型.研制了HEV摩擦制动液压实验系统,构建了dSPACE环境下的混合动力再生制动硬件在环仿真试验平台,进行了不同制动强度下的再生制动系统性能实验,验证了制动力分配和制动压力协调控制的正确有效性.     

基于混杂系统的智能PID控制设计

文章介绍了智能PID算法的思想,通过引入混杂控制系统,提出了应用混杂控制系统设计智能PID算法的思想。对最小切换策略进行了定义,并在理论上证明了该切换策略能保持系统在李雅普诺夫意义下的稳定性。设计了一个由时间最优控制和两个PID控制组成的混杂系统,通过仿真表明设计的有效性,并对该设计提出了进一步改进目标。     

直流闭锁故障对2015年云广交直流混联输电系统影响的研究

直流闭锁故障所引起的潮流转移是2015年南方电网安全稳定运行面临的重要问题.介绍了直流故障的类型和闭锁原因,分析了直流闭锁对系统动态特性的影响.对直流通道可能发生的两种直流闭锁故障进行仿真实验,考察故障后直流线路和送端交流线路的动态特性.对比分析两种故障对2015年云广交直流混联系统的影响.采用对整流侧近端发电机组切机的方法,提高系统的暂态稳定性,并给出最优切机方案.研究结果对实际电网的运行有一定的参考价值.     

基于CPLD和VHDL的一种线阵CCD驱动时序电路的设计与实现

CCD作为一种应用广泛的新型半导体光电器件，驱动时序电路的实现是其应用的关键问题，运用VHDL硬件描述语言，结合复杂可编程逻辑器件CPLD，完成了对CCD的驱动时序电路的设计，给出了部分VHDL语言源代码，利用MAX plusⅡ软件实现了时序仿真，讨论了VHDL语言设计中的一些问题。