基于数据重传的电压岛NoC能量优化

在支持电压岛的片上网络体系结构中,考虑供应电压对数据重传的影响,提出了一种新的能耗模型,并提出了基于电压岛划分、IP核映射和路由算法设计的架构方法.该方法针对电压岛划分、IP核映射和路由算法设计等问题,不仅考虑了IP核的计算能耗,还考虑了IP核之间数据在重传下的数据通信能耗问题.实验结果表明,在考虑数据重传的情况下,该设计方法能有效地降低系统能耗.     

可变压处理器上硬实时系统的作业调度

在设计实时嵌入式系统时,如果能够善于利用可变电压处理器,可以极大减少系统的能耗。介绍了在动态优先级和静态优先级情况下,确定调度某个给定作业集所需最低电压常量,确定可变电压处理器的最优电压调度方案的思想和算法。     

嵌入式实时系统周期任务能耗感知调度

在电池供电的嵌入式实时系统中,针对实时周期任务集在一个可变电压处理器上的能耗感知调度问题,在改进的人工鱼群算法(improved artificial fish school algorithm,IAFSA)基础上,提出了一种离线的能耗感知调度算法,该算法通过构造人工鱼的行为约束自然地满足时限和能耗约束,最大化系统总奖赏值。与贪婪算法相比,该算法提高系统的总奖赏值约47%。且随着电池能量的减少,系统能耗利用效率逐渐增大,说明该算法具有良好的能耗感知特性。     

嵌入式系统CMOS电路节能设计

利用蒙特卡洛理论分析CMOS电路无时延和有时延电路平均功耗间的关系,估计时延功耗平均值,然后将电源电压转换时间设置为给定的常数,电源单体任务调度依据电压下降的顺序进行调整,减少了电源电压转换次数,从而降低动态能耗和电压转换过程中的能耗,并以此为依据设计了基于蒙特卡洛的嵌入式系统CMOS电路节能模型.实验结果表明,该模型可以有效降低嵌入式系统CMOS的电路能耗,获得理想的节能效果.     

一种新型的嵌入式X路组相联cache结构

提出一种新型的嵌入式X路组相联cache,以应用程序FFT为例,讨论了X路组相联cache的原理、结构和有效性.并使用嵌入式基准程序集Mibench中各领域的部分程序进行实验,证明它在保证性能的前提下,大幅缩减硬件规模,对功耗和面积都取得很好的优化效果.     

一种多核系统上基于页着色的内存管理方法

当今多核平台多采用共享cache架构,但运行在不同核心上的任务产生的cache冲突问题使得程序最坏执行时间的计算变得十分困难.因此提出了使用页着色技术解决多核cache上访存冲突问题的方法.此方法的优势是使已有单核上的WCET分析技术可以对多核上的程序执行时间进行判断.在Linux系统上实现了支持页着色划分方法的内存管理系统,并使用通用测试集对该方法进行了测试.实验结果表明,在Linux系统中使用该内存管理策略后,在相同多核平台上程序的执行时间变得可预测.     

基于ARM7TDMI 的I_cache controller设计

Cache,即高速缓冲存储器,是位于微处理器和主存之间规模小、速度快的存储器.提出了基于AR-M7TDMI核的指令cache控制器的设计方案和电路实现.主要采用verilog硬件描述语言对I—cache controller进行RTL描述,并用modelsim工具进行前端仿真,比较了嵌入式系统中有无I_cache的工作效率.结果表明,系统中加入I_cache电路以后存储性能会有显著提高.     

一种多重约束下的NoC电压频率岛划分方法

针对高性能低功耗的片上网络设计问题,提出一种多重约束下的电压频率岛划分方法.该方法以优化片上网络系统总能耗为目标,综合考虑电压频率岛个数、传输延时及网络中各PE节点的可靠性等多重约束条件,构建了适用于ILP的数学模型以解决片上网络的电压频率岛划分问题.使用LPSolve求解器对所建模型求解,并从E3S测试基准中选用多组测试用例和一个多媒体系统实例,验证了该方法的有效性.实验结果表明,该电压频率岛划分方法可在满足多重约束条件的同时,更加合理地划分片上网络的电压频率岛,有效地降低网络能耗.相比于随机划分方法和其他经典的划分方法,该方法可降低能耗9.1%~33.6%和16.7%.     

基于DVS技术的实时事务调度算法

为解决分布环境下电池驱动的实时数据库系统因能量有限造成系统性能差的问题,首先分析造成系统能耗的各种因素及它们之间的联系,并为此建立能耗模型;然后提出在实时事务满足截止期比率达到要求的前提下,采用动态电压调节同步调节CPU的电压和频率,及系统负载预测等方法来降低能耗;最后提出基于能耗优化的实时事务调度算法调度系统实时事务,并进行了仿真实验,结果表明系统性能有较大提高.     

基于Android嵌入式系统低功耗方法研究

阐述了如何减少Android手机功耗,从而做到节电节能效果。不仅从硬件方面阐述减少功耗的方法,而且从最重要的软件程序设计入手来说明减少耗能的方法。由于嵌入式系统能耗与处理器工作频率和电压有关,通过Android的一个简单计算PI值的实验,分别使用单线程和双线程方法编程,同时利用Intel的能耗检验工具GPA来观察程序运行中的处理器电压和频率的变化情况,从而比较耗能在两种不同编程方式下的变化。从运行结果明显看出,使用双线程法编程能耗分析图像中检测出来处理器的频率和电压大大减少,从而使处理器能耗也大大减少。实验充分证明了可以利用优化的编程进行嵌入式系统功耗的优化。     

分离Cache的一种容量联合分配算法

在嵌入式处理器中,Cache的功耗所占的比重越来越大.针对不同类型的应用程序对指令Cache和数据Cache的容量实时需求不同,提出了一种新的容量联合分配算法,该算法可以均衡考虑程序运行时对指令 Cache和数据Cache的实时需求,动态调整一级Cache的容量和配置,从而更有效地利用Cache资源.Mibench仿真结果表明,采用容量联合分配算法的分离Cache与传统分离Cache相比,平均能量消耗降低了29.10%,平均能量延迟积降低了33.38%.     

支持软件预取的缓存WCET分析

许多高性能嵌入式处理器都引入了多级缓存、硬件预取及软件预取等机制,为使支持软件预取的硬实时任务具有执行时间的可预测性,提出一种支持软件预取的缓存WCET分析方法. 该方法对多级缓存抽象解释模型进行了软件预取语义扩展,分析了软件预取对任务的最坏情况下性能和能耗的影响. 实验结果表明,该方法能够对支持软件预取的多级缓存行为进行有效分析;同时软件预取优化技术可使某些访存缺失较大的硬实时任务WCET平均减少22.9%,能耗平均降低24.1%.      

EBA-LRU-SEQ Data Cache Policy in DSP to Optimize the Power Consumption

The power consumption by the data cache is important in DSP designs.This study presents an enhanced branch access LRU-SEQ(EBA-LRU-SEQ) policy for data caches in DSP designs to reduce the power consumption.The design is based on the LRU policy with embedded prefetch table to provide branch access.Tests show that the EBA-LRU-SEQ policy reduces the data cache power consumption to 54% of a system with no power control.     

一种基于bank-column缓存划分的多核共享缓存能耗优化方法

针对支持IABA(Interference-Aware Bus Arbiter)总线的多核共享缓存能耗问题,提出了一种基于bank-column缓存划分的多核共享缓存能耗优化方法.该方法在保证硬实时任务能够在截止期前完成的前提下,通过优化bank-column缓存划分来减少共享缓存能耗.实验结果表明,在保证硬实时任务能够在截止期前完成的前提下,提出的优化方法能够减少共享缓存能耗,与优化路-组缓存划分相比,35nm制造工艺时至少能够减少约10%的共享缓存能耗.     

A hybrid cache placement scheme for multi-hop wireless service network

In this paper,a hybrid cache placement scheme for multihop wireless service networks is proposed. In this scheme,hot nodes in data transferring path are mined up by means of rout-ing navigation graph,and whole network is covered with network clustering scheme. A hot node has been chosen for cache place-ment in each cluster,and the nodes within a cluster access cache data with no more than two hops. The cache placement scheme reduces data access latency and workload of the server node. It also reduces the average length of data transferring,which means that fewer nodes are involved. The network system energy con-sumption decreased as involved relay nodes reduced. The per-formance analysis shows that the scheme achieves significant system performance improvement in network environment,with a large number of nodes.     

面向按序执行处理器的预执行机制设计空间探索

面向按序执行处理器开展预执行机制的设计空间探索, 并对预执行机制的优化效果随 Cache 容量和访存延时的变化趋势进行了量化分析。实验结果表明, 对于按序执行处理器, 保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都能够有效地提升处理器性能, 前者还能够有效地降低能耗开销。将两者相结合使用, 在平均情况下将基础处理器的性能提升 24. 07% , 而能耗仅增加 4. 93% 。进一步发现, 在 Cache 容量较大的情况下, 预执行仍然能够带来较大幅度的性能提升。并且, 随着访存延时的增加, 预执行在提高按序执行处理器性能和能效性方面的优势都将更加显著。     

基于嵌入式的智能电气节能控制研究

对嵌入式系统进行电气节能控制具有重要的应用价值。利用传统算法进行嵌入式系统的电气节能控制过程中,无法根据嵌入式操作系统中的工作属性确定嵌入式系统工作过程中物理进程时间的精确值,降低了嵌入式系统的运行效率。提出一种基于模糊神经网络算法的嵌入式系统的智能电气节能控制方法,根据嵌入式系统中的电量与时间的非线性关系,建立嵌入式的智能电气节能控制模型。在模糊神经网络中,通过电压调节的时间误差和误差变化率这两个输入变量,能够得到电气节能控制的优化策略,最终获得电气控制最优解。实验结果表明,利用改进算法进行嵌入式系统的电气节能控制,能够极大提高嵌入式系统的运行效率,降低了电量损耗,效果令人满意。     

基于WDC结构的低静态功耗Cache设计

基于片上cache占处理器芯片功耗的比重越来越大,提出了一种新的路衰减cache(Way-Decay Cache,WDC)结构．该结构通过门控Gnd技术来动态地关闭或开启部分cache路,使得cache结构可以在低功耗配置和正常配置之间切换,从而达到降低静态功耗的目的．与现有的低功耗cache结构相比,附加的逻辑少,实现简单,具有硬件的可实现性．试验结果表明,该结构可以降低cache的功耗,同时对cache整体的性能影响很小．     

采用路选择技术实现的低功耗高速缓存设计

为了降低高速缓存的动态功耗,提出了一种路预测选择结构来降低传统的高速缓存的功耗。通过选择一路访问,而不是访问所有路高速缓存,使得功耗得到降低。同时,提出的路预测选择结构通过增加特定的标志寄存器,具备可配置功能,实现了路选择高速缓存和直接映射高速缓存之间的切换。实验结果表明:同传统的2路组相联高速缓存相比,采用路预测选择技术实现的高速缓存在访问期间的动态功耗降低约32%~40%,高速缓存缺失率基本相同。