UHF波段PLL频率合成器的设计

介绍了锁相环频率合成技术的基本原理、特点及应用,并给出了一个以TDD1742T为核心芯片的UHF波段（900MHz）PLL频率合成器的设计方案.     

C波段数字锁相频率合成器的设计

介绍了一种C波段频率源的设计和实现方法.采用数字锁相环技术实现了C波段锁相频率合成器,其输出频率为6.4 GHz,功率大于10 dBm,相位噪声优于-74.1 dBc/Hz@1kHz.该频率合成器满足设计目标,可用广泛用于各种通信和测试设备中.     

用于无绳电话的45/48 MHz接收机锁相环频率合成器

设计了用于无绳电话的45/48 MHz接收机锁相环频率合成器.电路采用0.35 μm CMOS工艺,整数分频方式,外接LC谐振回路来调节环路工作在34 MHz、37 MHz两个频段,每个频段包括20个信道,间隔25 k为一个信道.本文用SMIC 0.35μm CMOS工艺参数对所设计的频率合成器进行了仿真,仿真结果表明：在电荷泵充放电电流为1 mA时,整体电路工作电流小于2.5 mA,spur小于-60 dBc,锁定时间小于3 ms.     

数字式双模锁相频率合成器的设计

介绍了一种数字式双模锁相环频率合成器的设计方法。该方法采用大规模集成锁相频率合成器芯片145152-2,高速双模分频器芯片MC12022,集成压控振荡器MC1648,集成运放OP07构成锁相式频率合成器电路,该电路具有结构简单,成本低,频率分辨率较高,频率范围宽,输出信号频谱纯净,可智能控制的特点。     

数字锁相频率合成器在移动通信中的应用

对数字锁相频率合成器的组成进行了介绍，对脉冲吞除技术进行了详尽的分析和阐述。在此基础上，对基于脉冲吞除技术的数字锁相频率合成器的组成以及吞脉冲程序分频器的工作原理作了详细的分析，着重介绍了数字锁相频率合成器在移动通信和跳频通信中的应用。     

一种便携式信号源的频率合成器设计

本文通过在简单的电路结构与高质量合成信号之间的矛盾中寻找平衡,设计出基于YIG振荡器的单环锁相环结构,提出一种适合便携式信号源的频率合成器。     

吞除脉冲式数字锁相频率合成器的设计

文章介绍了通信系统中的吞除脉冲技术,然后分析了专用数字集成锁相频率合成器MC145152-2芯片的结构特点及应用原理,最后详细介绍了一种用MC145152-2芯片配合外置分频器MC12018构成吞除脉冲式数字锁相频率合成器电路的设计方法.     

一种短波电台频率合成器的研制

该文介绍一种采用Ｍｏｔｏｒｏｌａ公司ＭＣ１４５１４６和ＭＣ１２０１７／１８蕊片构成的短波电台频率合成器的硬件电路实现方案。频率合成器的输出频率范围２～２９．９９９９ＭＨｚ，频率间隔１００Ｈｚ，换频时间小于０．０１ｓ。文中论述了这种多环数字式频率合成器工作原理，各环路之间对应的频率关系和电路参数的选择，给出了频率合成器的试验结果．     

单片机控制锁相环(PLL)脉冲合成器

简要介绍了锁相环（ＰＬＬ）的工作原理,以及使用８９Ｃ２０５１和 ＭＣ１４５１６３Ｐ设计频率合成器的方法。     

多环锁相频率合成器的设计

本文设计了一种多环锁相频率合成器。多环锁相环路有直接数字频率合成（DDs）环路和锁相频率合成环路（PLL）组成。充分利用两个不同环路的优点．既保证了高的输出频率,又得到了较高的频率分辨率。     

基于Simulink的数字锁相环调频器研究与设计

现代通信系统,广泛地将锁相环应用在调频和解调技术上.鉴相器、环路低通滤波器、压控振荡器构成锁相环的主体.本文运用Matlab提供的Simulink仿真平台,直观地搭建出数字锁相环调频和解调器仿真图,验证了数字锁相系统的闭环信号跟踪特性.     

锁相环频率合成器

阐述了锁相环的电路结构和工作原理,并给出一种由集成锁相环CC4046构成的频率合成器设计方案．     

小数分频锁相环的杂散分析

利用小数分频锁相环进行频率合成可以在不降低参考信号频率的前提下，提高输出信号频率分辨 率，从而提高系统的频率转换速度。小数杂散是小数分频锁相频率合成中的主要问题，目前尚未见到对它 进行的详细分析。详细分析了小数分频杂散产生的机理及它的影响，并提出了消除小数杂散的方法。     

小数分频锁相环的杂散分析

利用小数分频锁相环进行频率合成可以在不降低参考信号频率的前提下，提高输出信号频率分辨率，从而提高系统的频率转换速度。小数杂散是小数分频锁相频率合成中的主要问题，目前尚未见到对它进行的详细分析，详细分析了小数分频杂散产生的机理及它的影响，并提出了消除小数杂数的方法。     

全数字化锁相倍频器的设计

提出了一种高速、高精度、全数字化电路的锁相信频器的设计，该锁相倍频 器对于切换的输入信号能保证在两个周期内锁定。对于变频信号，其频率跟踪速度也 快。在环路中使用了单片机以对输入信号的频率变化进行预测，从而进一步提高其跟踪 精度。     

基于MC145156-2的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片MC145156-2的工作特性,并给出了集成锁相环芯片MC145156-2的一个应用实例.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10~(-7).     

基于数字联合载波跟踪环的卫星遥测数据解码

为了解决在没有多普勒补偿设备的情况下,多普勒频移对微小卫星遥测数据解码的结果及质量的影响,对现有的卫星遥测数据解码器改进,提出了一种基于二阶锁频环与二阶锁相环联合的载波跟踪解码方案。首先将粗捕捉的遥测基带数据信号经锁频环跟踪较大的多普勒频,当检测到频差小于设定阈值时,联合载波环路切换到锁相环状态下进行精确跟踪,最终使载波频率准确地牵引到多普勒频偏,完成载波同步。最后通过GNU Radio平台进行解码实验验证,结果表明：该方案载波跟踪精度高和解码数据包正确率优于传统卫星遥测数据解码方法。     

直接数字频率合成技术在跳频通信中的应用

介绍了跳频通信（FH）和直接数字频率合成器（DDS），分析了将直接数字频率合成器应用于跳频系统的方法和问题。     

基于正过零鉴相的全数字锁相环的研究

介绍了数字锁相的主要方法,对正过零鉴相TMS320LF2407的全数字锁相环进行了数学建模,得到了简化模型.其模型对数字锁相环的参数设计有着非常重要的指导意义.仿真结果证明了该数字锁相环模型的可行性、稳定性与快速性.为提高数字锁相环的准确性,给出了处理量化误差的方法.