MIMO-OFDM系统中CSI Viterbi译码算法研究

Viterbi译码器是通信系统中应用非常广泛的译码器。与其他单载波调制技术相比,OFDM系统巾的Viterbi译码有其特别之处．可以根据在信道均衡时所得到的信道频域响应系数为译码算法提供判决权重,被称为CSI Viterbi译码算法。首先介绍了OFDM系统的CSI Viterbi译码器算法,然后以V—BLAST为例推导出MIMO-OFDM系统中的CSI Viterbi译码器算法,并通过仿真证明使用CSI Viterbi算法能有效改善系统的性能。     

Viterbi译码器的FPGA设计实现与优化

在分析Viterbi译码算法基础上，采用一种新的流水结构设计Viterbi译码器的ACS模块．合理安排幸存路径的读写，采用单指针回溯算法译码输出，最终在Xilinx ISE上完成了约束长度为9的Viterbi译码器的FPGA设计．仿真实验结果表明，设计的译码器在资源消耗上有较大优势．     

独立前向滑块式超高速Viterbi译码器结构设计

超宽带(UWB)通信系统需要高达480Mb/s的Viterbi译码器,而传统并行Viterbi译码器结构难以在现场可编程门阵列(field-programmable gate array,FPGA)上实现该速率。该文提出了独立前向滑块式并行Viterbi译码结构,解决了传统并行Viterbi译码器硬件实现存在的布线拥塞、逻辑资源消耗过大等技术难题,有效提高了系统最大工作时钟频率;同时,给出一种精简加比选单元(ACSU),通过减少加比选迭代运算阶数,降低了关键路径延时,进一步提高了系统最大工作时钟频率。完成4路并行Viterbi译码器的硬件设计,并在Xilinx Virtex-4FPGA上进行了验证,其最高译码速率达720Mb/s。     

基于模糊理论的主动配电网资源集群控制系统设计

现有系统进行主动配电网资源集群控制时,受脉冲宽度调制(pulse width modulation,PWM)波频率的影响而无法进行有效调压,存在主动配电网响应偏差较大的问题,因此设计基于模糊理论的主动配电网资源集群控制系统.系统硬件配置包括集群管理模块、调压模块,集群管理模块由集群管理主站、集群管控装置、高级应用子系统以及数据采集与监视控制(su-pervisory control and data acquisition,SCADA)系统构成,调压模块由调压装置构成.在硬件设计的基础上,通过集群划分实现配电网分区、主导节点选择以及集群资源划分,并通过多目标优化方法对电网资源进行多目标优化,根据优化结果通过主动配电网资源集群控制策略实现主动配电网资源集群控制.实验结果证明,在输出功率为3 000～6000 W范围内,所设计系统的响应偏差较小,且运行效率较高,实现了性能提升.     

OFDM系统中Viterbi译码器的设计及FPGA验证

在对Viterbi译码算法进行Matlab软件仿真的基础上,综合考虑硬件开销以及电力线OFDM传输系统中FEC解码的具体要求,确定了Viterbi译码器的各个设计参数．为了提高译码性能和译码速度,提出了一种改进的回溯算法．整个设计用Verilog语言编写,采用FPGA技术,通过系统联调,验证了设计的合理性与可靠性．     

基于正交空间调制的多天线中继MIMO系统性能研究

为了在传统空间调制的基础上进一步提高无线中继MIMO通信系统的传输可靠性,本文设计了基于正交空间调制的多天线中继MIMO通信系统的传输方案,并对所设计的中继MIMO系统采用放大转发和译码转发两种中继传输协议.在系统的每个传输时隙,源节点与中继节点、中继节点与目的节点间均采用正交空间调制技术.仿真实验在瑞利平坦衰落信道下,以4QAM调制方式为例,结合不同协议下信号估计值表达式进行.实验结果表明:在系统天线配置相同时,基于正交空间调制的多天线中继MIMO系统比传统空间调制的中继MIMO系统的误码性能有明显的提高.     

基于DSP技术的ITU-V.32Modem

介绍了基于 DSP技术的 ITU- V.32 Modem的调制解调原理 ,并就卷积编码和 Viterbi译码法及其实现的关键技术进行了讨论     

基于自适应多目标优化技术的调制模块设计

为了使数据链达到更高效的通信和射频隐身能力,构建了一种波形参数优化的数学模型.首先研究了信道编码码长、调制方式、信道编码码率等波形参数对数据链的通信速率以及截获概率的影响;其次以数据链的通信速率和截获概率为优化目标构建了参数优化的数学模型,并对模型进行了简化、验证以及数学求解;最后基于该模型在FPGA(现场可编程门阵列)平台上提出了自适应调制模块方案.仿真结果表明:与固定参数数据链和Link16数据链相比,该模型获得了不同程度的优势提升.实测结果表明:该自适应调制模块能够配合优化模型在FPGA平台上生成最优的通信波形.     

水下声学调制解调器动态可重构数字系统设计与实现

提出一种动态可重构的水下声学调制解调器数字系统, 此系统将调制、解调模块定义为可重构模块, 根据水下声学信道的检测结果, 动态调整其调制解调方式和数据率, 以提供低误码率、低能耗的通信。在Xilinx XUPV5 FPGA开发板上完成数字系统的实现与软硬件协同验证, 结果表明功能正确, 数字系统可以动态配置为2FSK和2PSK模式。与传统FPGA实现方法相比, 动态可重构的设计方法提高了算法设计的灵活性, 节约了数字系统硬件实现的资源。     

水下声学调制解调器动态可重构数字系统设计与实现

提出一种动态可重构的水下声学调制解调器数字系统,此系统将调制、解调模块定义为可重构模块,根据水下声学信道的检测结果,动态调整其调制解调方式和数据率,以提供低误码率、低能耗的通信。在Xilinx XUPV5 FPGA开发板上完成数字系统的实现与软硬件协同验证,结果表明功能正确,数字系统可以动态配置为2FSK和2PSK模式。与传统FPGA实现方法相比,动态可重构的设计方法提高了算法设计的灵活性,节约了数字系统硬件实现的资源。