基于FPGA 的1553B 总线的接口设计

针对传统应用飞机内部时分指令/ 响应型多路串行数据总线(MIL-STD-1553B: Military Standard 1553 Bus)需要大量外围芯片的问题, 在研究MIL-STD-1553 总线协议的基础上, 实现一种以现场可编程逻辑器件(FPGA:Field Programmable Gate Array)为核心的1553B 接口模块。综合分析了FPGA 控制1553B 总线的原理和过程,
给出了FPGA 控制通用串行总线(USB: Universal Serial Bus)的实现方法。采用变压器耦合的方式, 通过HI-1567转换器, 将信号送入FPGA 中, 利用FPGA 内部丰富的逻辑资源完成对总线数据的采集、编解码以及与PC(Personal Computer)机的通信, 并将FPGA 接收到的数据信息显示在PC 机上。实验结果表明, 该设计方案完
成了总线数据的发送和接收, 实现了总线数据的正确传输, 不但减少了大量的外围电路, 而且提高了系统的可靠性和实时性。     

基于TMS320C6414的视频采集处理硬件系统设计

论述了以TI高性能DSP TMS320C6414为核心处理器的视频实时图像处理器系统的设计原理,分析了高速板设计中的几个关键问题．在以DSP为处理核心的图像系统中,以FPGA为数据采集逻辑控制单元,采用DSP控制实现了多种电视制式信号图像数据采集．详细讨论了数据采集部分的结构和FPGA的控制逻辑,DSP响应中断实现数据转移和存储．采用FPGA实现视频信号数据实时预处理,可提高系统性能,同时具有适应性与灵活性强,设计、调试方便等优点．     

基于FPGA的MIL-STD－1553B总线接口设计

本文在深入理解MIL—STD－1553B总线协议的基础上,设计了一种基于FPGA技术的总线控制器BC模块。采用自顶向下的方法使用VHDL语言书写总线控制器程序代码,通过FPGA平台对发送器进行了测试;结果表明,接收器的逻辑功能达到了设计要求,时序指标完全符合协议规范,实现了总线接口的功能。     

基于FPGA的1553B总线测试系统设计

MIL—STD—1553B总线是美国定义的军用串行总线标准,具有完整的、高可靠性总线通信协议,在航空电子、卫星导航、武器系统等领域得到广泛的应用。但是MIL—STD—1553B总线测试繁琐复杂,基于目前市场上的各种1553B总线测试卡进行某些实时性要求高的特殊测试实现比较困难。本文设计了一种基于FPGA实时配置两块BU61580芯片,并与两块BU61580芯片进行实时通信,实现BC、BM/RT与设备进行通信;FPGA通过USB接口与上位机进行通信,最终实现可由上位机软件灵活配置进行1553B总线测试的测试系统。实践证明：通过上位机软件可以完成1553B总线通信原型的快速测试、复杂通信逻辑测试、通信实时性测试等测试过程,是一种行之有效的测试方法。     

基于FPGA的图像处理系统

针对目前采用通用计算机、多CPU并行、DSP等方法实现实时图像处理的不足,研究了一种基于FPGA的图像处理系统,由图像采集和图像处理基本算法两部分组成.图像采集选用OV7670图像传感器,其内部集成了传感器及图像处理单元,可以直接输出数字信号给FPGA.图像处理选用Altera公司的Cyclone II系列的FPGA芯片,在芯片上完成了图像采集的控制,模拟了I2 C总线协议,通过设计FPGA的内部逻辑实现了图像灰度化、中值滤波、边缘检测等图像处理基本算法,使处理速度远远快于软件方法.仿真结果显示:该系统实现了实时图像的快速采集和处理,最高能达到30帧/s,并且分辨率为640×480.     

基于双DSP和FPGA双目视觉的控制采集模块的分析与设计

首先介绍了整个系统组成及各模块的基本原理,给出硬件系统总体设计方案,详细论述了双目摄像头的基本工作原理和在FPGA的协调控制下DSP外扩设备和内核的图像信息采集以及优化的过程, FPGA的控制逻辑的设计与实现以及最后的DSP处理数据功能的实现.利用TI公司的TMS320DM642DSP和FPGA相结合的方法,采用两片DSP,并由FPGA作为主要的控制单元,协调共同完成对实时图像的采集和处理控制,充分发挥各自的优点性能,保证图像采集和处理高效高质的完成.     

基于DDR内存总线的高速网络接入技术

在机群系统中,机群的互连网络性能对整个机群系统的性能有着至关重要的影响.机群系统要求互连网络具有高带宽、低延迟、高可靠等特性,传统的互连网络接入方法基本上基于PCI接口.本文提出了基于DDR DIMM内存总线的接入思想,采用可编程逻辑器件FPGA实现网络接口设计,通过直接读写内存方式提高并行接入带宽,并将部分通讯协议下载到网卡上以提高计算和通讯的速度.实测表明,在不包括上层协议的情况下,接口卡的数据接入带宽可达3120 Mbps,给出了基于FPGA的实现方法,并用Xilinx Virtex-Ⅱ Pro-20 FPGA进行了仿真和验证.     

基于DSP与FPGA的ARINC 429总线收发系统设计

为了满足目前航空电子设备对429总线通信的广泛需求,设计了一种改进的ARINC429总线收发系统。首先简要介绍了ARINC429总线的特点,系统中数据信息的传输严格依据总线规范来实现,数据收发核心单元由HS-3282和HS-3182等ARINC429专用器件构成。其次,给出了基于DSP和FPGA的系统硬件设计和软件流程。整个系统以DSP为控制单元,通过对FPGA编程来实现系统的逻辑设计。实验结果表明该总线接口能够完成高速429数据通信的要求,具有可靠性好、传输准确、集成度高等优点,可广泛应用于航空电子设备通讯领域。     

基于FPGA与DSP的嵌入式GNSS接收机设计

随着GNSS接收机应用的不断深入,其对系统功耗、体积等性能的要求越来越高,大规模集成电路芯片如现场可编程逻辑门阵列(FPGA)和高速数字信号处理器(DSP)等在嵌入式GNSS接收机设计中得到广泛应用。卫星信号数字处理是接收机的核心部件之一,本文提出了一种基于FPGA与DSP模块化的嵌入式接收机的基带信号处理系统设计。利用FPGA完成基带相关器的设计,并由DSP实现卫星信号的信号处理和定位导航解算。通过静态测试试验,说明所设计的GNSS接收机具有体积小、功耗低和实时性强等特点。     

基于坐标逻辑的形态图像处理器的硬件实现

在阐述坐标逻辑运算的基础上,论述了基于坐标逻辑形态学硬件实现的图像处理系统,该系统采用DSP FPGA的框架结构,利用FPGA的可重构特性将其中一片FPGA作为协处理器可以实现不同的图像处理功能,将坐标逻辑和传统形态学硬件实现的形态图像处理器在处理效果和速度两个方面作了比较,算法在FPGA芯片上的高速实现特征使数学形态学在图像实时处理领域的应用成为可能。     

利用FPGA实现DSP功能扩展实验

采用FPGA作DSP的协处理器可以充分发挥DSP器件在数据处理方面的优势,大幅提升系统性能,增强整个系统的处理及控制能力,为许多复杂的应用场合提供快速、低成本的解决方案。该文从数据空间扩展实现、单中断信号线响应多路中断方法、时序转换等方面来阐述利用FPGA数字逻辑实现DSP功能扩展的过程。文中提出的FPGA作为协处理器扩展DSP功能的方法,不但具有教学参考价值,而且具有工程指导意义。     

基于FPGA的ARINC429总线IP核的设计与实现

为使计算机与ARINC429总线设备之间的数据通信更加方便,同时最大可能地降低设计成本.设计了ARINC429总线协议IP核,协议处理模块功能可以由可编程逻辑器件FPGA通过逻辑设计来实现,从而将总线的协议处理模块均集成于FPGA芯片上.在开发总线协议IP核时采用功能模块化方法,将逻辑设计划分为数据协议处理模块、缓冲模块、定时模块等部分.最后通过仿真验证,结果表明429总线协议IP核能够实现多通道数据的收发,逻辑设计符合ARINC429总线的数据传输要求,且满足特定场合的应用.     

DSP间高速数据传输的设计与实现

介绍了双口RAM的结构原理、仲裁逻辑控制及相应的使用特点;提出了在多通道高速数据采集与处理系统中,在DSP与FPGA之间采用双口RAM实现高速、实时、可靠的数据传输的一种方法;并以IDT70V24为例,详细说明了双口RAM在由DSP处理器和FPGA构成的多机系统中的具体应用。     

DSP+FPGA的EMIF通信系统设计与实现

数字信号处理（Digital Signal Process,DSP）+可编程阵列逻辑（Field Program Gate Way,FPGA）正在广泛应用于复杂的数字信号处理领域。针对DSP与FPGA单个处理器性能有限、不够灵活等问题，提出DSP+FPGA架构的系统设计方案，基于TMS320C6748(DSP)和EP3C40Q240C8N(FPGA)芯片的外部存储器接口（External Memory Interface,EMIF）实现了DSP+FPGA的协同处理系统。该系统利用FPGA在底层算法的优势与DSP在复杂算法的优势，具有硬件结构灵活、通用性强等特点，相较于单个芯片提高了系统性能，经过测试该系统运行稳定，无误码时通信速率可达到20 MB/s.     

内燃机电子调速器的串行通讯的设计与实现

介绍了内燃机电子调速器的串行通讯部分的设计与实现.系统以DSP TMS320F2812为控制核心,采用双核控制结构,设计了其与AT89S51单片机之间的串行接口电路,DSP与单片机均采用C语言编程;同时发挥DSP的通讯增强特性,通过设定的数据通讯协议,实现了系统的串行通讯.该设计已成功运用于内燃机调速系统,实践证明,系统运行稳定,可靠性高,而且此设计适于多种控制系统之间的通讯,应用范围广泛.     

基于DSP和FPGA摆线齿轮测量仪数据采集系统的设计

由于摆线齿轮在减速机方面应用比较广泛,它的几何精度直接影响着减速机的性能,对此采用极坐标法测量原理,设计了基于DSP和FPGA的摆线齿轮测量仪的数据采集系统,实现了对摆线齿轮的齿廓进行高效率、连续自动跟踪测量.系统要求采集两路光栅信号,一路模拟信号,以位置模式控制电机的运动,采用USB通讯的方式和上位机进行通讯.随着大规模可编程器件的发展,采用DSP+FPGA结构的信号处理系统显示出其优越性.     

基于DSP Builder的多相结构抽取器的设计

在论述抗频率混叠抽取器原理的基础上,结合Altera DSP Builder开发工具,在Matlab/Simulink环境下完成了基于FPGA的抽取器的设计与实现,为数字信号处理提供了一种基于FPGA和DSP Builder的解决方案.实验表明,多相结构是一种系统资源占用少、适合于硬件实现的高效结构.     

嵌入式图像采集系统的硬件设计

结合足球机器人视觉系统介绍了实现嵌入式图像采集与处理系统的一些方法，设计了基于FPGA／CPLD和DSP的嵌入式图像采集与处理系统，包括CCD摄像头、SAA7111A、AL422B、EPM7128及TMS320VC5402，对系统各个组成模块间的时序电路逻辑进行了较详细的分析和方案设计．     

高速图像处理嵌入式系统的设计

介绍了一种基于现场可编程逻辑阵列和数字信号处理器协同作业的高速图像处理嵌入式系统．设计了一种新颖的数据传输结构,该结构借助于单片双口RAM（将其内部等分两部分）,利用乒乓技术完成对高速实时图像数据的缓冲．整个系统中所有工作,在FPGA和DSP间分工且形成流水,比使用单片DSP建立的处理系统性能提高25％左右．该系统具有可重构性,方便其它的算法于该系统上实现．