片上网络路由算法的性能研究

在Turn Model模型的基础上,分析基于2DMesh结构的路由算法的性能.通过片上网络（NoC）模拟仿真实验平台NIRGAM,仿真路由算法在片上网络的延时性能.通过对路由算法影响功耗的综合分析,提出XY-YX路由算法是延时和低功耗性能表现都良好的NoC路由算法.     

面向片上网络通信的可重构路由算法

上互连网络(Network orl Chip,NoC)采用包交换和路由的方法替代传统总线,没有全局的连线,具有很好的可扩展性,是未来多核处理器内核间的主要通信方式.NoC在片上系统中的应用有很多研究,片上系统在通信模式和网络负载分配等方面一般具有稳定性.在通用多核处理器中,由于受核间通信模式不确定性、系统的可重构性等诸多因素影响,NoC的研究和设计更具复杂性和挑战性.本文重点分析面向NoC通信的可重构路由算法.     

二维网格NoC中资源-网络接口设计与实现

通常把使用片上网络通讯的多核SoC称为NoC,各类资源(处理器、存储器等)与片上网络之间的接口称为资源-网络接口.文章基于二维网格的通讯方式,设计了其间的资源-网络接口,讨论了基于FPGA的实现技术.使用具体应用实例--轨迹显示方案,对设计进行验证.实验表明,在60 MHz的频率下,使用该接口的NoC系统原型能够稳定工作.     

基于动态注入率的片上网络拥塞避免方法

片上网络的拥塞现象极大地限制了路由器的有效性能,拥塞问题将直接影响到整个处理器芯片的性能.本文首先分析了片上网络中虚通道路由器通信流量的特性．提出设定不同的阈值将网络拥塞状态进行划分,将拥塞避免问题划分为拥塞预防和拥塞解除两个阶段．提出使用一种动态注入率策略,根据实时检测网络的拥塞状态,动态调整网络报文的注入率,将网络中的通信流量控制在一个合理水平内,减轻网络的负载压力,避免NoC完全陷入拥塞而出现瘫痪状态．仿真模拟结果表明,拥塞预防时NoC性能约在“最大负载点”,拥塞解除时性能约在“膝点”,注入率可以达到0.05,在避免拥塞的同时有效兼顾了网络性能.     

性能约束下功耗感知的电压频率岛NoC映射

针对支持电压频率岛(VFIs)的片上网络(NoC)功耗优化问题,定义了性能约束的功耗感知NoC映射问题,并提出一种基于遗传、蚂蚁算法融合的优化方法.通过在映射过程中同时考虑计算功耗、VFIs开销功耗及通信功耗,提高了算法的优化能力,降低了系统的总体功耗;通过将遗传算法与蚂蚁算法融合,利用遗传算法的快速搜索能力、蚂蚁算法精确优化能力,使优化算法兼顾了收敛速度和优化效果.实验结果表明:本算法在满足NoC性能要求的前提下,可显著降低VFIs NoC的功耗;具有收敛速度快,优化精度好的特点,适用于求解大规模NoC映射问题.     

基于片上网络资源节点的通信协议研究

为了克服总线架构的SoC设计方法不能有效解决片内多处理器系统的通信问题,应用NoC(片上网络)将计算机网络技术移植到芯片设计中,提出了一种适宜于片上网络资源节点通信的单向总线架构。借鉴以太网数据帧格式定义了数据传输协议,利用软核处理器MicroBlazer作为主资源节点,Flash控制器和RS232串口控制器作为从资源节点,在Xilinx FPGA开发板上验证了单向总线架构的可行性。该总线易于扩展资源节点,可实现主资源节点对两个及两个以上从资源节点的同时访问。实验证明,本设计单向总线结构简单,资源节点易于扩展,提高数据传输速率,增强系统性能。     

面向Mesh片上网络的快速层次化多目标映射方法

为求得片上网络(NoC)拓扑映射的近似最优解,提出一种面向MeshNoC的层次化多目标映射方法--HMMap。该方法采用分组和多目标启发式算法,自动将给定应用的IP核映射到NoC体系结构上,有效支持大规模IP核的映射,并且能够很好地权衡系统通信能耗和延迟两个关键设计指标。实验表明,HMMap相对现有方法运行时间短,所得到的拓扑映射方案在降低通信能耗和延迟方面均效果显著。随着NoC规模的增大,HMMap的优势更加明显。     

基于遗传算法的片上网络虚通道分配算法

针对虚通道技术导致片上网络(NoC)面积增加的问题,提出了一种基于遗传算法的NoC虚通道分配算法.该算法利用分析模型计算出路由器每个输入端口的带宽利用率,并将该问题转化为遗传优化问题,根据所有端口带宽利用率的分布情况,引入遗传算法实现虚通道资源的分配.仿真结果表明:该算法有效地利用了系统的缓冲资源,提高了吞吐量;在保证网络性能的前提下,与均匀分配算法和贪婪分配算法相比,该算法可节省约39.6%的虚通道资源.     

基于三维Mesh片上网络的双链路互连架构

片上网络(network on chip,NoC)作为一种全新的片上互连通信架构,面积受限,却具有丰富的线资源。而且,三维片上网络的层间互连线很短,同时提供了在第三维度上的互连扩展性。根据这些特性,该文提出了一种基于三维Mesh片上网络的双链路互连架构。在垂直方向上,该架构采用双链路互连,使其通信带宽加倍;而且,跨层连接的垂直链路降低了消息传输的路由跳数。这些都带来网络平均延时的降低和最大吞吐量的提高,却仅仅增加一些控制逻辑电路。仿真结果验证了理论分析。与传统的单链路架构相比,该架构以较小的面积开销换取了较大的性能提高。     

一种低延迟的无虚通道No C容错路由算法

随着特征尺寸的减小,片上网络发生故障的概率显著增加.为了提高片上网络的容错能力,降低网络延迟,提出一种低延迟的无虚通道容错路由算法.该算法在转向模型的基础上,采用旁路结构,保持故障节点在固定方向上的连接,能够有效降低数据包延迟同时应对故障节点任意数量、任意分布的情况. 8×8的2D Mesh NoC的仿真结果表明,相比于参考的两种算法,本算法在单故障且通信负载为30%时,平均延迟分别降低4.35%和20.20%,且在多故障情况下同样具有较好的性能.     

功耗优先的NoC通讯架构测试方法

文章提出了一种针对片上网络通讯架构的测试方法,该测试方法可以测试路由器各端口以及各条链路;其主要目标是优先考虑降低测试NoC通讯架构过程中所产生的功耗,还可避免局部热点的产生。文中方法根据片上网络中各通讯节点的不同位置,合理地安排测试数据包的转发方式,以减少测试过程中复制转发数据包的数量,从而达到降低测试功耗的目的。实验结果表明,这种方法在提高测试效率的基础上,有效地降低了NoC的测试功耗。     

一种适于动态部分可重构的NoC结构

提出了一种适用于动态部分可重构系统的NoC结构,它的主要优点是通信效率高和可扩展性好.为适应动态部分重构,NoC不仅传输普通数据,而且传输配置位流数据.NoC将每个资源节点作为一个配置区域,在网络数据包中加入类型域以区分普通数据与配置数据,并相应地将网络接口分为普通接口与配置接口.采用ModelSim对随机均匀分布模式进行了仿真测试,得出所设计网络的最高吞吐率为0.40 flit·cycle-1·Ip-1.为了验证系统的有效性,通过在Xilinx Virtex4 xc4vsx35-10芯片上构建原型系统进行实验.结果表明,系统能在50 MHz上正常工作.     

层次化的片上网络设计方法

半导体技术的发展以及系统芯片应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题更加复杂,出现了以片上网络为核心的通信结构。由于系统芯片结构和片上通信的固有特性,从提高通信性能和降低硬件开销的角度进行层次化片上网络的设计对系统芯片的发展具有重要意义。本文提出了层次化的片上网络设计方法,根据实现工艺和应用需求,进行层次划分,产生若干个IP子集(将这个子集称为"簇"),按照簇间的通信需求进行片上网络的设计。实验表明,采用层次化的片上网络设计方法,能够有效提高系统性能,降低硬件实现的开销,同时满足一定的服务质量要求。     

层次化的片上网络设计方法

半导体技术的发展以及系统芯片应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题更加复杂,出现了以片上网络为核心的通信结构.由于系统芯片结构和片上通信的固有特性,从提高通信性能和降低硬件开销的角度进行层次化片上网络的设计对系统芯片的发展具有重要意义.本文提出了层次化的片上网络设计方法,根据实现工艺和应用需求,进行层次划分,产生若干个IP子集(将这个子集称为"簇"),按照簇间的通信需求进行片上网络的设计.实验表明,采用层次化的片上网络设计方法,能够有效提高系统性能,降低硬件实现的开销,同时满足一定的服务质量要求.     

采用集簇方法的片上网络动态映射算法

针对片上网络(NoC)传统一一对应映射关系造成的资源节点利用率不高和通信功耗大等缺陷进行了改进,提出了一种采用集簇方法的NoC动态映射算法(DMA)。首先利用分枝界定算法完成通信量大且相连任务节点的集簇,减小了任务图通信总量;然后在此基础上借助自适应粒子群算法完成最优映射结果的获取;最后利用动态迁移策略对最优映射结果中单独占用资源节点的任务节点进行集簇。仿真实验表明,与随机映射、动态螺旋映射算法和最优邻居算法相比,DMA算法的通信功耗分别下降了73.93%、46.37%和14.55%,NoC面积占用率分别下降了50%、50%和33.3%。     

基于定向Ford-Fulkerson算法的NoC路径分配

文章通过对NoC网络通讯的分析,以及对现有最短路径算法的研究,提出了一种定向Ford-Fulker-son算法,实现了NoC路径分配;在完成处理单元映射后,根据NoC网络的通讯状况,按照通讯任务的时间顺序分配传输路径,使得任意处理单元间的通讯时间最短,且整个系统的执行时间最优。     

基于调和距离量子多目标进化算法的NoC测试规划优化

如何实现测试时间和测试功耗协同优化是目前片上网络(Network-on-Chip,NoC)测试中亟待解决的问题.提出一种基于调和距离量子多目标进化算法(Harmonic distance quantum-inspired multiobjective evolutionary algorithm,HQMEA)的NoC测试规划优化方法.采用重用NoC作为测试存取机制(Test access mechanism,TAM)的并行测试方法,对NoC中的内核进行测试,节省测试资源,提高测试效率.提出的算法在量子多目标进化算法(Quantum-inspired multiobjective evolutionary algorithm,QMEA)的基础上,采用多进制概率角编码替代二进制概率幅编码,更好的适应NoC测试规划问题;采用调和距离替代拥挤距离(Crowding distance)能更好的衡量拥挤程度;采用混沌策略动态更新旋转角,能很好地兼顾了算法的探索和发掘能力.在ITC’02test benchmarks测试集上进行对比实验,结果表明相比量子多目标进化算法,提出的算法不仅提升了算法的收敛性,而且保证了Pareto解集良好的分布性.     

基于LN时隙分配方法的多状态虚拟通道设置

在片上网络中,时分多路复用虚拟电路(TDM VC,TDM Virtual-Circuit)是一种面向连接的通信服务,其中两个或多个连接轮流分享使用专用时间间隙的缓冲器和链路带宽。它的应用需要优质的服务质量来保证。在这篇文章中,我们提出了一种基于逻辑网络(LN)时隙分配方法的多状态虚拟电路(VC)设置。该方法能够根据网络中实时传输情况配置数据的传输通道,使得片上网络(NoC)的数据传输能够更有效率,系统资源利用率更高。     

基于多FPGA的片上网络模拟平台设计和实现

针对片上网络的设计和优化问题,提出了一种基于多FPGA的片上网络模拟平台结构,用于加速片上网络的功能验证和性能评估.通过层次化设计和分布式流量管理器等技术,有效地提高了系统的灵活性,加速了片上网络的设计空间搜索.实验结果表明,多FPGA模拟平台不仅相对于传统的软件仿真具有500~10 000倍的加速比,与其他片上网络模拟平台相比也具有明显的速度优势.     

片上网络虚拟通道技术研究

TDMVC是一种面向连接的通信服务,其中两个或多个连接轮流分享使用专用时间间隙的缓冲器和链路带宽。本文提出了一种基于逻辑网络（LN）时隙分配方法的多状态虚拟电路（VC）设置。该方法能够根据网络中实时传输情况配置数据的传输通道,使得片上网络（NoC）的数据传输能够更有效率,系统资源利用率更高。