利用ADC测量皮秒量级时钟抖动大小及分布

研究了时钟抖动与正弦信号的采样序列之间的关系,并在正弦信号参数估计法的基础上,提出一种利用ADC采样测量皮秒量级的时钟抖动大小和分布的新方法．同时,还从理论上分析了参数估计误差和信号幅度噪声对测量时钟抖动的影响,并进行了仿真验证．结果表明,采用参数估计测量法测量时钟抖动,不但能够准确地测出抖动的大小,而且能够测出抖动的分布．     

高速时钟电路设计

在当今的电子设计中，系统越来越复杂，工作频率越来越高，时钟子系统是关于整个系统成败的关键．因此，如何设计出一个高效、高稳定性的时钟子系统成为摆在工程师面前一个头等重要的问题．文章通过分析3种时钟信号的抖动现象(Cycle—Cycle．Jitter、Period Jitter、Long—term Jitter)，针对其产生的原因，提出高速时钟电路设计的解决方案，并结合实际情况给出布线模型．     

高速数据采集系统中的孔径抖动

研究高速数据采集系统中的孔径抖动对系统信噪比的影响．通过对高速ADC采样保持电路的结构与时域响应的描述，对孔径抖动的成因以及孔径抖动误差与输入信号频率的关系进行了分析，并在此基础上对孔径抖动对数据采集系统信噪比的影响进行了分析与计算仿真．结果表明，孔径抖动引起的孔径误差随着高速数据采集系统输入信号频率的升高而增大，由此将引起系统信噪比曲下降．因此在系统设计中，ADC的孔径抖动及其它可能引入孔径抖动的因素都应给予充分考虑．     

AD9516-3时钟设计及在中频数字系统中的应用

高速ADC（analog to digital converter,模／数转换器）对时钟质量的要求越来越高,为此介绍了一种基于时钟同步器与抖动清除器AD9516．3的低抖动时钟设计,并分析了时钟抖动对信噪比的影响,介绍了在中频数字接收机中AD9516—3的具体设计应用,引入了Signal Tap这种新的测试方法,最后测试了时钟性能,整体指标达到设计要求．     

时钟抖动对ADC变换性能影响的仿真与研究

从理论上分析了时钟抖动(clock jitter)对模数变换器(analog-to-digital converter，ADC)的信噪比和无伪波动态范围(spurious free dynamic range，SFDR)等指标的影响．使用Labview在计算机上建立ADC仿真系统，并用Analog Devices公司的AD6644设计了两套电路，对采样时钟抖动不同的AD6644的变换性能进行实际测量，分析了实测结果，还进行了对比仿真实验，并和理论分析互相验证．结果显示时钟抖动严重影响ADC的SNR，采样频率越高，影响越大，但会改善SFDR．理论分析、仿真和实际测量的结果为高速、高精度ADC电路的设计和芯片选型提供了很好的参考．     

高速数据采集系统时钟抖动研究

研究了数据采集系统时钟抖动、ADC量化噪声以及ADC微分非线性与信噪比的关系．通过合理的假设，利用自相关和功率谱密度的关系，推导出了信噪比与抖动和噪声的数学公式．并建立仿真模型，验证该公式．结果表明，在输入信号频率比较高的时候，信噪比以20dB／倍频下降，时钟抖动决定了20dB／倍频下降的起始位置．     

基于HDMI视频信号接收的电荷泵PLL设计

介绍了一种实现HDMI中数字视频信号接收的方法,设计并实现了一种新的用于HDMI中像素数据和时钟信号恢复的电荷泵锁相环;通过V-I电路的改进降低了压控震荡器的增益,改善了控制电压的波动对压控震荡器频率的影响,从而减小时钟抖动;采用频率检测电路对输入时钟信号频率进行自动检测分段,可实现大的频率捕获范围,从而实现了对高达UXGA格式的数字视频信号接收;采用Hspice-RF工具对压控震荡器的抖动和相位噪声性能进行仿真,SMIC0.18μsCMOS混合信号工艺进行了流片验证,测试结果表明输入最大1.65Gbit/s像素数据信号条件下PLL输出的时钟信号抖动小于200ps.     

采样时钟抖动对超宽带脉冲雷达目标检测性能的影响

信号采样是超宽带脉冲雷达接收的关键环节,其中采样时钟抖动会引起ADC输出信噪比的下降,继而对雷达目标的检测性能产生一定影响,为此以雷达目标的检测性能为评价原则,研究了高斯白噪声环境中采样时钟抖动引起的信噪比损失,并以匹配滤波检测器和多样本能量积累检测器为对象,详细推导了采样时钟抖动与目标检测概率的关系.据此给出了输出信噪比损失的理论曲线,通过仿真对比分析了不同检测方法下采样时钟抖动对目标检测性能的影响,对超宽带脉冲雷达系统设计中的采样时钟选取有直接指导意义.     

高速交替/并行数据采集系统时钟研究

研究了交替/并行数据采集系统中采样时钟抖动、采样时钟偏差、高速ADC量化误差与采集系统信噪比的关系.通过对采样数据的一级近似以及合理的假设,推导出了信噪比的数学表达式.用建立的仿真模型验证了数学表达式.结果表明,在输入信号频率较高时,信噪比以20 dB/10倍频下降,时钟抖动等效均方值决定了20 dB/10倍频下降的起始位置.     

宽带ADC低抖动时钟驱动电路的分析与设计

提出采用小信号模型对时钟驱动电路中由热噪声引起的时钟抖动进行分析,并提出采用多级准无穷负载差分放大器结构以有效地实现低抖动.通过Cadence Spectre RF的瞬态噪声仿真,可以得到时钟抖动值,在输入频率变化时将仿真结果与手工推导的结果相比较,推导的公式能较好地预测时钟驱动电路的时钟抖动.设计的时钟驱动电路达到了输入频率100 MHz、幅度为480 mV下时钟抖动仅为193 fs,可以应用于高性能模数转换器.     

高速时钟线的反射特性分析

随着系统时钟频率的不断提升,时钟线的反射问题已成为高速电路时钟设计中必须考虑的问题之一.本文基于高速数据采集系统的差分时钟线,分析了各种端接方式对反射噪声的抑制能力.仿真及实测结果表明采用终端下拉方式,可使时钟线上的反射噪声控制在最佳5%信号幅值的系统容限设计要求以内,与其他端接方式相比更有效地抑制了本系统差分时钟线上的反射噪声,保证了时钟系统的信号完整性.     

基于 Matlab 的数字通信系统原理与控制仿真实验

为了优化当前通信系统运行参数、 提高通信性能, 提出基于 Matlab 的数字通信系统原理与控制仿真实验方法。 构建数字通信系统仿真模型, 并分析其运行的基本特性。 将数字通信系统仿真程序划分为仿真建模、实验以及分析 3 个步骤, 并分别进行分析。 在数字通信系统和通信仿真技术基础上, 引入 Matlab 实现数字通信系统原理与控制仿真实验。 依据 Matlab 软件中通信工具箱设计界面, 将 Matlab 的仿真实验划分为基于Simulink 平台的时间流仿真实验和基于 Matlab 工作空间的数据流仿真实验。 选择数字信号基带在传输过程中的误码率作为实例开展数据流仿真实验。 将自适应天线研究作为实例开展时间流仿真实验。 实验结果表明,Matlab 工具能在数字通信系统仿真测试中灵活调整系统参数, 使系统运行效果达到最优。     

RS-485总线的高速串行远距离数据传输

为实现工业参数的高速远距离长线传输,应用FPGA技术,设计并实现了一种基于RS-485总线的高速串行数据传输方法。分析RS-485数据传输的影响因素,阐述系统总体结构,由时钟脉冲传输测试确定了外围接口。利用串行信号的跳变沿作为高速时钟采样检测的起点以实现位同步,采用8B/10B的链路编码方案,支持高速时钟恢复和数据帧同步,并以双绞线作为传输介质进行了数据传输实验。结果表明:系统在20Mb/s传输速率下实现了串行编码数据流沿220m双绞线电缆的高速远距离数据传输,误码率可达10-11,为现场原始数据监测提供了高效的传输方法。     

STBC-OFDM系统性能分析与仿真

本文研究了一种在高速数据传输时采用空时分组码STBC与OFDM系统相结合的方案。并利用Matlab进行了仿真,结果说明在频率选择性信道下,此方案比单纯的OFDM系统性能可得到较好的改善。     

一种从已调信号产生系统时钟的新方法

介绍一种从调频信号中获取系统时钟的新方法,该方法是在分频器中应用调制补偿、及Σ△抖动技术。应用该技术,基于全数字锁相环的调频广播发射机可以产生更高频率的时钟信号,以用于基带信号处理。     

基于Matlab的模拟通信系统实验设计与仿真

针对通信原理课程理论性强、概念抽象的特点,将Matlab的图形绘制和系统仿真等功能应用于通信系统的实验仿真中,设计了基于Matlab的模拟信号传输软件实验,根据模拟通信系统调制解调的原理与方法,以实例验证模拟信号传输过程。学生自己创建基于Matlab的模拟信号传输系统,实时显示各点的时域波形和频谱特性,将课内基础知识与软件系统调试有效地结合,加深了学生对信号传输原理的理解与认识,促进了学生动手能力与创新精神的培养。     

白光LED无线光通信系统研究

可见光通信技术是基于白光LED照明光源的无线光通信技术,在电磁干扰场合可代替射频通信,应用前景很广阔。目前白光LED在提供室内照明的同时,已被用作通信光源实现室内无线高速数据通信。本文主要研究的是白光LED加载数字信号,并将信号编码发送,经过空气中长距离传输,接收信号通过电流电压转换、电压放大、比较整形、解码还原发送信号的技术,并在此技术之上加载语音信号传输,展现了本文所介绍的白光通信系统的实用价值。     

基于高速PCB的信号完整性理论分析

介绍了高速PCB设计中的信号完整性概念以及影响信号完整性的因素和不完整性形成原因;从传输线理论的层面上重点分析了高速电路设计中反射和串扰的形成机制并提出了解决办法;基于IBIS模型实现了对ARM9 S3C2410X01芯片的时钟输出引脚的仿真,给出了IBIS模型仿真步骤.     

基于分层原理的纠错码测试平台设计

纠错技术是现代通信系统不可缺少的技术,针对目前纠错码测试可重构性要求高和测试数据量大的特点,提出了一种针对纠错码的基于分层原理的软硬件联合测试平台.采用分层的设计结构,使得该平台具备高度的可重构性.能够在不同纠错码测试之间进行迅速重构.利用高速的PCI数据采集卡PCI-7300A在Pc和FPGA之间进行数据传输,并在PC和FPGA端对数据进行分层封装和添加校验与确认-重传机制,以此保证数据高速、顺序、无差错地传输.通过利用该平台对多进制LDPC码进行测试,结果表明,在传输时钟为20 MHz的时候,平台吞吐量达到446.83 Mbit/s.     

基于无线传输的输电线路调试测量系统设计与实现

设计并实现了一套基于无线传输的输电线路调试测量系统.该系统由无线中心主站、无线电流采集传输节点、无线电压采集传输节点组成,采用2.4GHz频段高速无线网桥进行数据通信,以避免变电站常规干扰源的频段,且具有传输距离远、传输稳定的特点.利用互感器套管和电容器组成无线电压采集传输节点,基于霍尔电流传感器和电流互感器组成无线电流采集传输节点.无线电流采集传输节点、无线电压采集传输节点间采用基于IEEE1588协议的时钟同步模块进行时间同步.测量系统实现了数据存储、波形显示、数据分析和报表自动生成等功能.在江苏电网某500kV变电站进行了现场试验,验证了该测量系统的有效性与可靠性.本测量系统可避免复杂的布线工作,减少变电站传导干扰影响,显著提高试验效率.