高速数据采集系统时钟抖动研究

研究了数据采集系统时钟抖动、ADC量化噪声以及ADC微分非线性与信噪比的关系．通过合理的假设，利用自相关和功率谱密度的关系，推导出了信噪比与抖动和噪声的数学公式．并建立仿真模型，验证该公式．结果表明，在输入信号频率比较高的时候，信噪比以20dB／倍频下降，时钟抖动决定了20dB／倍频下降的起始位置．     

采样时钟抖动对超宽带脉冲雷达目标检测性能的影响

信号采样是超宽带脉冲雷达接收的关键环节,其中采样时钟抖动会引起ADC输出信噪比的下降,继而对雷达目标的检测性能产生一定影响,为此以雷达目标的检测性能为评价原则,研究了高斯白噪声环境中采样时钟抖动引起的信噪比损失,并以匹配滤波检测器和多样本能量积累检测器为对象,详细推导了采样时钟抖动与目标检测概率的关系.据此给出了输出信噪比损失的理论曲线,通过仿真对比分析了不同检测方法下采样时钟抖动对目标检测性能的影响,对超宽带脉冲雷达系统设计中的采样时钟选取有直接指导意义.     

高速时钟电路设计

在当今的电子设计中，系统越来越复杂，工作频率越来越高，时钟子系统是关于整个系统成败的关键．因此，如何设计出一个高效、高稳定性的时钟子系统成为摆在工程师面前一个头等重要的问题．文章通过分析3种时钟信号的抖动现象(Cycle—Cycle．Jitter、Period Jitter、Long—term Jitter)，针对其产生的原因，提出高速时钟电路设计的解决方案，并结合实际情况给出布线模型．     

利用ADC测量皮秒量级时钟抖动大小及分布

研究了时钟抖动与正弦信号的采样序列之间的关系,并在正弦信号参数估计法的基础上,提出一种利用ADC采样测量皮秒量级的时钟抖动大小和分布的新方法．同时,还从理论上分析了参数估计误差和信号幅度噪声对测量时钟抖动的影响,并进行了仿真验证．结果表明,采用参数估计测量法测量时钟抖动,不但能够准确地测出抖动的大小,而且能够测出抖动的分布．     

宽带ADC低抖动时钟驱动电路的分析与设计

提出采用小信号模型对时钟驱动电路中由热噪声引起的时钟抖动进行分析,并提出采用多级准无穷负载差分放大器结构以有效地实现低抖动.通过Cadence Spectre RF的瞬态噪声仿真,可以得到时钟抖动值,在输入频率变化时将仿真结果与手工推导的结果相比较,推导的公式能较好地预测时钟驱动电路的时钟抖动.设计的时钟驱动电路达到了输入频率100 MHz、幅度为480 mV下时钟抖动仅为193 fs,可以应用于高性能模数转换器.     

时钟抖动和相位噪声关系的研究

时钟的抖动和相位噪声是衡量时钟综合性能的最主要的指标，但是有关这2个指标之间的关系论述很少，明确说明抖动和相位噪声的含义，而且通过建立典型数学模型对2个指标的关系作出了论证．同时引入例子说明抖动性能对A／D转换系统的影响，并举例说明抖动的测量值与计算值之间的区别和关系，说明时钟抖动和相位噪声是对时钟时序性能时域和频域的不同描述，它们之间存在着确定的对应关系．     

时钟抖动对ADC变换性能影响的仿真与研究

从理论上分析了时钟抖动(clock jitter)对模数变换器(analog-to-digital converter，ADC)的信噪比和无伪波动态范围(spurious free dynamic range，SFDR)等指标的影响．使用Labview在计算机上建立ADC仿真系统，并用Analog Devices公司的AD6644设计了两套电路，对采样时钟抖动不同的AD6644的变换性能进行实际测量，分析了实测结果，还进行了对比仿真实验，并和理论分析互相验证．结果显示时钟抖动严重影响ADC的SNR，采样频率越高，影响越大，但会改善SFDR．理论分析、仿真和实际测量的结果为高速、高精度ADC电路的设计和芯片选型提供了很好的参考．     

应用于连续时间∑Δ调制器的时钟抖动建模方法

提出了一种能够快速而精确地模拟时钟抖动的建模方法,可应用于连续时间Sigma-Delta调制器(continuous-time sigma-delta-modulator,CT-SDM)等系统的仿真与验证。相较于传统的基于离散时间的建模方法,所提出的一种基于连续时间的模型,可以灵活地应用于各种连续时间电路中,且可在保证精度的情况下,快速完成仿真。给出了关于时钟抖动的理论分析和该模型的数学理论推导,并通过搭建一个完整的连续时间Sigma-Delta调制器,验证了所提时钟抖动方法的正确性与可行性,仿真时间在数十秒内。     

高速交替/并行数据采集系统时钟研究

研究了交替/并行数据采集系统中采样时钟抖动、采样时钟偏差、高速ADC量化误差与采集系统信噪比的关系.通过对采样数据的一级近似以及合理的假设,推导出了信噪比的数学表达式.用建立的仿真模型验证了数学表达式.结果表明,在输入信号频率较高时,信噪比以20 dB/10倍频下降,时钟抖动等效均方值决定了20 dB/10倍频下降的起始位置.     

250 MHz 时钟产生电路中低抖动锁相环的仿真与设计

提出了一种基于行为级的锁相环(PLL)抖动仿真方法.分析了压控振荡器的相位噪声、电源和地噪声以及控制线纹波对输出抖动的影响.采用全摆幅的差分环路振荡器、全反馈的缓冲器以及将环路滤波器的交流地连接到电源端等措施,减小了PLL的输出抖动.给出了一个采用1st silicon 0.25μm标准CMOS工艺设计的250 MHz时钟产生电路中低抖动锁相环的实例.在开关电源和电池供电2种情况下,10分频输出(25 MHz)的绝对抖动峰峰值分别为358 ps和250 ps.测试结果表明该行为级仿真方法可以较好地对PLL的输出抖动做出评估.     

高速时钟线的反射特性分析

随着系统时钟频率的不断提升,时钟线的反射问题已成为高速电路时钟设计中必须考虑的问题之一.本文基于高速数据采集系统的差分时钟线,分析了各种端接方式对反射噪声的抑制能力.仿真及实测结果表明采用终端下拉方式,可使时钟线上的反射噪声控制在最佳5%信号幅值的系统容限设计要求以内,与其他端接方式相比更有效地抑制了本系统差分时钟线上的反射噪声,保证了时钟系统的信号完整性.     

高速串行互连系统数据相关性抖动峰峰值分析

对一般情况下串行通信中数据相关性抖动峰峰值进行了分析,并给出了具体计算公式.针对一阶系统进行了仿真和分析,讨论了系统参数对数据相关性抖动的影响;对于二阶和更复杂系统提出了具体的分析方法,比较了二阶系统的情况下的分析结果与仿真结果,讨论了误差可能产生的原因.在此基础上提出了一套采用测量信道响应分析数据相关性抖动峰峰值的方法,用于分析高速串行互联系统中的数据相关性抖动,当抖动成分的大小远小于码元宽度时,这种分析方法较好符合了仿真结果.     

基于MATLAB GUI的信号分析系统

为了能方便快捷地处理试验数据,基于MATLAB GUI编制了信号分析系统,集成了常用的信号分析方法,系统界面友好,使用方便.利用系统对某电动小车振源识别与振动传递路径识别试验的数据进行了处理,得出了结论,与传统处理方法所得结论一致,但效率更高.     

基于Matlab软件实现储粮害虫声信号的时频分析

介绍了一种利用计算机软件实现储粮害虫声信号提取，分析与处理的新方法，声信号被转化为数字信号后，由计算机软件以中行方式采集，利用Matlab软件实现数字信号处理，对声信号放大，低通滤波器滤除信号中的噪音，从而进行功率谱分析，实验结果表明，该方法准确可行，软件设计灵活，可取代传统的硬件分析方法，降低了检测成本。     

利用ADC输出码密度测量时钟抖动的仿真研究

在已有的利用ADC采样研究时钟抖动基本模型的基础上，提出了利用ADC的输出码密度测量时钟抖动的修正模型。考虑了量化噪声的影响，利用信噪比关系，根据修正模型导出了最佳性能公式。最后通过MATLAB对这个修正模型进行了仿真验证，并指出可以利用修正模型对实际测量结果进行修正。     

借助 Matlab 提升信号处理教学质量简

介绍将Matlab应用在信号处理的计算机辅助教学中的三种常用方法.借助Matlab的专业工具箱以及可视化技术,结合信号处理课程内容设计出丰富的演示程序,有助于学生对复杂抽象的信号处理理论的理解,提升信号处理课程的教学质量.     

数字钟的广播自动调校

以单片机为核心,读出即时时钟芯片中的时间数据,构成典型的数字时钟;利用锁相环技术,将广播电台的对时信号分离出来,供单片机自动调校数字钟表的走时.