超高速FFT可编程处理系统设计

本文介绍了用TMS320C25微处理器和高速矢量处理器TMC2310所设计的超高速可编程FFT处理系统。设计中采用TMS320C25和TMC2310构成主从结构,充分发挥这两种高速处理器的特点,使系统具有灵活的可编程控制能力。采用TMS320C25作为主控CPU,TMC2310的外围存储器设计成乒乓结构,可以使系统实现连续的FFT处理。该系统可以在53μs内完成128复数点FFT运算,在514μs内完成1024复数点FFT运算。这一速度指标此单片TMS320C30快7倍、比单片TMS320C25快20倍。     

一种用TMS320C25汇编语言实现FFT的快速方法

TMS320C25是美国TI公司TMS320系列的第二代产品,其运算速度可达1000MOPS,并且具有单指令周期的乘法/累加指令和专门为FFT运算而设计的位反向寻址指令,因此,它在现代数字信号处理中占有重要的地位。 快速付立叶变换(FFT)是现代信号处理中的一个重要方法。尤其在雷达信号的处理中,这种方法显得越来越重要。但是,长期以来,由于处理器速度的限制,使得这种方法很难用于实时信号处理系统。然而,用TMS320C25汇编语言编程可使128复数点FFT在1.23ms内完成。 本文根据TMS320C25芯片的硬件结构(哈佛结构)特点,充分利用芯片内的RAM,在限制可执行代码为1984字的情况下,对FFT运算的蝶形进行优化,提出了一种快速计算FFT的编程方法,给出了这种方法在TMS320C25上实现的过程和框图。     

基于多端口存储器的高速信号处理系统结构

多处理器间的多端口存储器互连网络形式具有低传输延迟和易于控制的特点 ,能满足信号处理大数据量、大运算量和实时处理的要求。结合流水线处理和并行处理 ,采用层次结构和模块化设计 ,实现了一种基于多端口存储器互连网络的多处理器信号处理系统结构。系统具有较好的扩展性、重建性和灵活性     

基于多端口存储器的高速

多处理器间的多端口存储器互连网络形式具有低传输延迟和易于控制的特点,能满足信号处理大数据量、大运算量和实时处理的要求.结合流水线处理和并行处理,采用层次结构和模块化设计,实现了一种基于多端口存储器互连网络的多处理器信号处理系统结构.系统具有较好的扩展性、重建性和灵活性.     

红外焦平面非均匀性校正两点法的优化实现

在分析红外焦平面(IRFPA)非均匀性校正两点法基本原理的基础上,推导出了两点校正的定点公式,并分析了该定点公式的误差。利用TI的定点数字信号处理器TMS320C64x的特点,对定点校正公式进行了汇编优化,极大地提高了校正的运算速度。实际的IRFPA红外图像的实验表明,所提出的定点校正方法及基于TMS320C64xDSP的优化方法是简单、有效的。     

面向C25的多处理器调试系统研究

多处理器环境下的动态调试是诊断并行算法效果的关键步骤。在缺少并行操作系统的条件下,动态调试系统也是支持并行算法运行的有力工具。本文以TMS320C25数字信号处理器构成的多处理机系统为研究对象,提出了动态调试中的软件接口设计方法,以及断点的外部记录法,确保了系统资源的最少占有。同时,讨论了并行调试中的若干问题。本文所提的所有方法都可以扩展到基于其它处理器的动态调试器设计中去。     

面向C25的多处理器调试验系统研究

多处理器环境下的动态调试是诊断并行算法效果的关键步骤，在缺少并行操作系统的条件下，动态调试系统也是支持并行算法运行的有力工具，本文以TMS320C25数字信号处理器构成的多处理机系统为研究对象，提出了动态试验中的软件接口设计方法，以及断点的外部记录法，确保了系统资源的最少占有。同时，讨论了并行调度或的若干问题，本文所提出的有方法都可以扩展到基于其它处理器的动态调试器设计中去。     

舰船红外成像目标实时识别与跟踪系统研究

同时考虑硬件设计、算法研究、软件实现三个方面,成功高效地设计了一个舰船红外成像目标实时识别与跟踪系统。硬件上采用主从式结构,主机为控制计算机,从机为TMS320C6201芯片及其外围电路构成的图像处理系统。算法研究尽量实用化,提出了一种新的目标识别和跟踪算法。软件实现时,基于硬件和软件采取了许多优化措施。该系统已成功应用于光电干扰效果评定实验中。     

可编程数字解调分析模块的设计应用

利用数字下变频器HSP50214B同TMS320C5409 DSP的配合,设计了一种可编程的数字解调分析模块,通过软件编程实现对不同调制样式信号的解调和分析,最后给出了该模块在数字监测接收系统中的应用。实验证明该模块在无线电接收系统中有着很强的实用性。     

基于TMS320C6201DSP的实时弱小目标检测系统设计

为解决电视跟踪系统中弱小目标检测算法复杂性和系统实时性之间矛盾,设计了以TMS320C6201数字信号处理器(DSP)为核心处理器、基于现场可编程门阵列(FPGA)和PCI总线的实时目标检测处理平台。重点介绍了该平台的基本组成与工作原理。针对弱小运动目标的特点,采用了一种基于灰值形态学滤波和运动关联的检测方法来检验该平台性能。实测结果表明该平台满足电视跟踪系统的实时性要求。     

高速信号处理系统及其在弱信号检测中的应用

依据水下信号处理任务的特点,结合流水线处理和并行处理,采用模块化设计方法,实现了一个由 １片 ８０８６ 微处理器和 １ 片高速数字信号处理器 Ｔ Ｍ Ｓ３２０ Ｃ２５ 构成的高速信号处理系统。该系统的峰值运算能力为２６ 亿次以上的整数操作。该系统能够实时实现信号的空间处理和时间处理等,并在水下弱信号检测中得到应用,取得了良好的结果。     

New multi-DSP parallel computing architecture for real-time image processing

1. INTRODUCTION The usually designing process of image processing system is first to select reasonable algorithm according to the case-to-case requirement of application, and then decide the hardware architecture based on the algorithm. However, it is not a good choice because of the diversity of image processing algorithms. So it is necessary to develop a general reconfigurable and expandable multi-DSP real-time image processing system[1-5]. On the one hand, the system must have powerfu…     

复杂密集信号环境实时模拟器结构设计

提出了一种实时模拟复杂密集信号环境的模拟器的结构设计方法 ;给出了一个以TMS32 0C30和TMS32 0C31并行处理的视频信号模拟器的设计实例 ,这种模拟器以微机为主控机、以多片高速数字信号处理器并行处理作为从机 ,构成其控制系统 ,可同时模拟用户现场指定的多种不同类型的辐射源信号 ,具有实时性高、易于修改、可扩展性好等特点。     

A High Speed Signal Processing Machine -Its Architecture, Language and Compiler

A systolic array architecture computer (FXCQ) has been designed for signal processing. R can handle floating point data at very high speed. It is composed of 16 processing cells and a cache that are connected linearly and form a ring structure. All processing cells are identical and programmable. Each processing cell has the peak performance of 20 million floating-point operations per second (20MFLOPS). The machine therefore has a peak performance of 320 M FLOPS. It is integrated as an attached processor into a host system through VME bus interface. Programs for FXCQ are written in a high-level language -B language, which is supported by a parallel optimizing compiler. This paper describes the architecture of FXCQ, B language and its compiler.     

红外焦平面器件非均匀性校正数字实现

红外焦平面阵列(infraredfocalplanearrays,IRFPA)成像是当今红外成像技术发展的主流方向,但IRF PA特有的非均匀性严重地限制了系统的成像质量,因此对红外焦平面阵列器件的非均匀性实施有效的校正是其应用中必须解决的一项关键技术。在阐述非均匀性校正算法原理的基础上,着重论述了一种基于TMS320C55XDSP的非均匀性校正算法的实时实现技术,给出了实测结果,验证了该技术的有效性和工程实用性。     

用FPGA实现互联的多DSP并行系统结构

为满足实时图像处理要求,在分析了常见DSP并行系统结构基础上,提出了一种基于FPGA互联的DSP并行系统结构。该并行结构通过在FPGA内实现互联网络和特定的数据通信协议,实现三片DSP(TMS320C6713)的有效互联,系统结构可重构、可扩展。对采用该并行结构的原型系统的测试表明,DSP间数据通信既获得了较大的持续带宽又降低了传输延迟,可以满足并行实时处理要求。     

无线电引信多普勒信号增速器的研究

论述了无线电引信多普勒信号增速器的实现原理及意义,介绍了采用ＴＭＳ３２０Ｃ３０作为ＣＰＵ、多片大容量静态ＲＡＭ芯片构成海量存储体的信号增速器硬件结构和软件设计,并提出了今后的研究方向。     

高分辨力雷达导引头可编程FFT处理器设计

高分辨力雷达导引头采用先进的合成孔径雷达(SAR)进行制导,通过对回波数据的大量积累和实时处理来提高雷达的方位分辨力。其中极为关键的部件就是FFT处理器,它的处理速度是整个数字信号处理系统中的重要指标。为了研制这种高速可编程FFT处理器和满足实时处理要求。本文采用两片TMS320C25芯片设计了一种可编程FFT处理器。当运算点数在128点以内(复数数据)时,通过合理地优化可执行程序代码和安排运算数据,其编程可以达到最高的效率,能够在0.5ms完成128复数点FFT运算(全部过程)。实践表明,效果良好。