同步时序逻辑CAD的一种算法

本文利用集合的概念,组成同步时序电路逻辑综合的一种算法。该算法可使同步时序电路最简化,且简单易行,程序实现方便,计算量较小。编制的BASIC语言程序,已在DJS-130机上实现。     

CMOS集成电路的一种成品率优化方法

利用各样本点ＰＳＰＩＣＥ模拟结果,结合秉参数抽样技术,提出了一种有效的集成电路成品率优化新方法,通过对ＣＭＯＳ集成运放的成品率优化证明了该方法的有效性和实用性。     

基于改进等分节点法的启发式布局算法

针对集成电路标准单元模式的布局问题，提出了一个全新的基于改进等分节点法的启发式标准单元布局算法(TETP)，该算法在优化布局过程中采用改进的等分节点法寻找单元目标位置，同时结合局部寻优的启发式算法，对MCNC(Microelectronics Centre of North-Carolina)标准单元测试电路进行实验。结果表明，与布局工具Timber Wolf7．0和FengShui相比，电路布局的总线长度分别平均减少了16％和17％。     

高层综合中一种新的控制/数据流图表示形式

提出了一种新的控制／数据流图（ＣＤＦＧ）的格式，这种ＣＤＦＧ与过去一般所使用的ＣＤＦＧ的最大区别在于这里的ＣＤＦＧ引入了布尔节点的概念。文中介绍该这种新格式的具体细节；并给出了该ＣＤＦＧ的实例和表示它的数据结构，然后分析了由此带来的诸如提高综合速度等优点。     

一种网络计划的综合优化模型

从网络计划中工期、费用和资源三者的综合优化更具有理论、现实和经济上的意义出发,提出了一种综合优化模型。首先进行工期－费用的优化,再进行资源有限－工期最短的优化,最后运用模糊综合评判选出最优的方案,在该优化方法的基础上,开发了综合优化的软件系统,并已用于实际工程,取得满意效果。     

一种挠性驱动机构的优化综合

首次对一种挠性驱动机构进行了优化综合，提出了一次、二次、三次以及高次优化综合的概念，并对该机构进行了全周期和半周期范围内的二次优化综合，建立了优化综合的数学模型，用计算机计算并输出优化结果，最后，对优化结果进行了误差比较分析。／     

一种基于拓广优化算法的模糊综合评价方法

对于有序分割类,模糊判别时通常使用的最小代价准则、最大属性测度准则以及最大隶属度准则由于掩盖了介于两个隶属度之间的差别,有时可能得出并不合理的结论.首先提出了一种利用拓广优化算法综合指标权重的方法.然后基于置信度准则提出了一种改进的模糊综合评价方法,有效地避免了上述问题.最后用一个实例说明了本文方法的有效性和科学性.     

一种用于模拟高速VLSI中互连线瞬态响应的高效数值方法

利用线性多步积分法分析了高速VLSI中互连线的瞬态响应问题，与传统的差分方法相比，本算法具有高效、高精度、占计算机内存少等优点；另外，由于本算法是直接的数值算法，所以在处理互连线问题时，不受条件限制，可以适用于任何类型的互连线响应分析。     

一种网络计划的综合优化模型

从网络计划中工期、费用和资源三者的综合优化更具有理论、现实和经济上的意义出发 ,提出了一种综合优化模型 .首先进行工期 费用的优化 ,再进行资源有限 工期最短的优化 ,最后运用模糊综合评判选出最优的方案 .在该优化方法的基础上 ,开发了综合优化的软件系统 ,并已用于实际工程 ,取得满意效果     

群智优化算法同步综合换热网络

提出了一种同步综合换热网络的群智优化方法。采用超结构建立换热网络模型,以不同的换热网络结构为演化个体,个体的各维分别表示各换热器的换热量,以最小总费用为优化目标,同步考虑投资和运行费用,采用遗传算法优化网络结构、粒子群算法优化换热量。避免了传统方法的复杂计算,解决了各换热器的换热量受到换热条件约束并相互制约等设计的难题,提高了设计的速度和设计的智能性。仿真研究验证了方法的有效性。     

同步时序逻辑电路设计的新方法

提出了从状态转换图中直接求得触发器的置位和复位函数，从而确定触发器的驱动方程这样一种设计同步时序逻辑电路的新方法．设计原理简单，易于理解，适合于所有同步时序逻辑电路．     

气动行程程序控制系统执行信号表达式的综合图解法

求得正确、简化的执行信号表达式是设计气动行程程序控制系统的关键。本文提出了一种综合X—D线图法和扩大卡诺图法优点的新的图解法。本方法克服了上述两种方法固有的不足,具有适用于任何复杂系统,能求出更正确简化的表达式以及简单实用的特点。本文还举例说明了其具体应用。     

代数理论在同步时序逻辑电路设计中的应用

本文对数字逻辑电路关于同步时序逻辑电路设计的关键步骤中,引入代数理论辅助设计作了一些探讨,并用实例表明这样的努力使设计过程得到了大大的简化。     

高速集成电路电源网络的电容参数提取

提出一种基于矩量法的加速计算均匀介质中高速集成电路电源网络分布电容参数的方法。利用电源网络中电源线与地线交替分布且具有一定周期性的特点，引入周期单元，通过在适当的位置添加电壁和磁壁，可以显著减小求解空间。单元的格林函数解具有无穷级数的形式，收敛缓慢，采用Pade逼近对其进行加速。计算结果表明，该方法有效提高了电源网络电容参数的提取效率，且具有较高的精度。     

基于深亚微米工艺长互连线延迟优化的设计方法研究

随着SoC方法学的使用,集成电路越来越复杂,设计规模越来越大,连线延时已经成为影响时序收敛的关健因素之一.本文提出了一种基于物理设计的长线互连优化方法,即优化关键单元的布局,并选取、增、减repeater来优化时序.本方法根据单元间的位置测定单元间距,指导设计中需要插入的repeater位置及数量.长互连延迟的优化效果与所使用的单元、插入单元的间距、选用的线宽等影响因素有密切关系.28nm工艺下,在间距200μm~250μm时插入8倍驱动(×8)规格的反相器(缓冲器)时效果最好.其次,将互连线上的缓冲器换成反相器,互连延迟能降低10%.第三,使用更宽的走线能使长互连线延时再降低20~30ps.     

高速ECL数字电路中的端接技术

高速数字电路中，各级电路在端接很容易出现信号完整性问题．串行端接是一种在源端进行阻抗匹配的端接技术，使得接收器可以收到完整的信号电压．戴维南并行端接可以有效地抑制过冲和欠冲，使得信号的摆幅缩小，增强了系统的噪声容限．采用上述的端接技术可在高速数字电路中实现信号的完整性传输。     

基于区间不确定性的多学科可靠性设计

针对随机可靠性设计和多学科设计直接结合中存在的随机可靠性无法解决不确定性信息量较少及直接结合的嵌套结构计算效率较低的问题,采用区间描述有限信息的不确定性,以非概率可靠性指标衡量多学科系统的可靠性,建立了基于区间不确定性的多学科可靠性设计模型.同时,为了提高计算效率,采用性能测量法来减少可靠性分析的计算量,并引入序列优化与可靠性评估方法将三层嵌套的多学科可靠性设计结构解耦为顺序执行的确定性多学科设计优化和多学科可靠性分析过程,降低了计算复杂性.通过一个算例验证了该方法的可行性和有效性.结果表明,相比多学科可行法,单学科可行法的计算效率较高.     

非线性Shanks变换加速高速电路中周期结构电容参数的计算

提出了基于周期单元的加速高速电路电容参数提取的积分方程法.该方法针对电源网络及多芯片组件中带网孔接地板的互连线呈现规则周期性的特点,引入周期单元并通过在适当位置添加电壁和磁壁来减小求解域,以提高计算效率.积分方程法中的周期格林函数为无穷级数的形式,收敛非常缓慢,采用非线性Shnks变换可有效加速级数的收敛.数值计算结果表明,采用周期单元及Shnks变换能够有效加速电容参数提取的效率,且具有较高的精度.     

基于IBIS模型的CMOS电路同步开关噪声的计算和优化

基于高速数字I/O缓冲器瞬态行为模型计算并优化了CMOS集成电路的同步开关噪声（SSN）,阐述了用IBIS（I/O Buffer Information Specification）数据文件构造高速数字I/O缓冲器的瞬态行为模型的推导过程,利用序列二次规划法（SQP）对CMOS电路的寄生参数和传输线的主要物理参数进行了优化分析,减小了CMOS电路的SSN。     

VHDL表达式的可综合语法检查器

VHDL的综合问题是当前EDA研究的一个重要课题。针对VHDL复杂的语法结构,尤其是表达式的多样性,给出一个表达式的可综合语法检查器,通过改变VHDL表达式的产生式来解决在语决分析时遇到的二义性问题。最后给出表达式主要的产生式及测试结果。