基于FPGA的直接数字式频率合成器设计

采用FPGA可编程芯片实现直接数字式频率合成器(DDS)的设计方法,并用VHDL语言在EPM2C5T144C8芯片上实现了DDS的核心功能设计,通过MAX+PLUSII软件对设计进行了仿真,验证了设计的正确性.DDS中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

高分辨率DDS的FPGA设计

直接数字频率合成器DDS在数字通信系统中的地位是非常重要的，其应用包括上下变频、调制解调、软件无线电等。DDS的优点是具有极高的分辨率、频率转换速率快、相位噪声低等；缺点是杂散度抑制比性能差，很难做到-65dB。DDS的实现一般采用查表法，且相位累加器地址到表询地址的映射采用量化方案。又利用FPGA，采用线性插值查表法对。DDS进行了实现。该方案利用了相位累加器的所有有效位，使DDS的性能得到提高，杂散度抑制比达到了-70dB。同时具有硬件资源占用少、设计灵活等优点。     

基于CORDIC算法的直接数字频率合成器

在传统的直接频率合成器（DDS）中，相位到幅度的转化是通过相位码寻址只读存储器（ROM）来实现的。随着微电子技术的进步，用实时计算来代替ROM查找表已成为可能。文章讨论了应用CORDIC算法计算正弦值时旋转方向的确定方法以及CORDIC算法在DDS中的应用，为基于可编程器件设计DDS系统提供了有益的参考。     

基于Verilog HDL的DDS相位累加器的一种优化设计

通过对基于VerilogHDL的DDS相位累加器的传统设计方法的对比分析,提出了应用流水线技术加法器与寄存器结合在一起进行相位累加器设计的方案,该方案既具有提高速度又具有节约资源的优点,并且以一个八位相位累加器为例,给出了实验仿真结果。     

基于DDS技术的数字移相正弦信号发生器的CPLD设计与仿真

随着现代电子测量技术的发展,能够产生各种波形信号的数字式信号发生器的应用越来越广泛.介绍了一种基于DDS技术的双通道数字式移相信号发生器的设计方法,该信号发生器以CPLD为核心,以VHDL为描述语言,并通过QuartusⅡ软件对设计进行了仿真,验证了设计的正确性.模块中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

基于DDS的NCO设计

数字下变频器(DDC)是数字接收机的重要部件,而数字振荡器(NCO)又是影响数字下变频性能的关健器件。 NCO的设计采用直接数字频率合成(DDS)技术,并对DDS的相位舍位误差产生的原因进行了浅析。最后生成累加器模块和正(余)弦幅度存储器模块,实现了系统级综合和仿真。     

基于FPGA的直接数字频率合成器(DDS)的设计

随着数字技术和器件水平的提高,一种新的频率合成技术——直接数字频率合成(Direct Digital Frequency Synthesis(简称DDS或DDFS)得到了飞速的发展。本文所设计的正弦信号发生器电路是采用现场可编程门阵列(FPGA)实现的一个数字频率合成器,其主要是由相位累加器、加法器、波形存储器及滤波器等组成。本课题所设计出的DDS具有变频范围广,频率步进小、幅度和频率精度高,频率和相位可调等特点,而且其最后输出的正弦信号频率高,可以达到100多MHz。     

直接数字式合成信号的杂散性能分析

为精确计算直接数字式合成 (DDS)技术输出频谱中杂散谱线的幅度和位置 ,建立了 DDS的杂散产生模型 ,确定了杂散的 3个主要来源 :相位累加器的截断 ,正弦函数表的有限精度和数模转换器的非线性。由此产生的杂散谱可根据 DDS的频率控制字和 2 N 的最大公约数进行分类 ,N是DDS相位累加器的字长。归于同类的杂散谱相互间存在对应关系。这一结果可用于精确计算杂散谱线的幅度和位置。将应用此方法预测的杂散谱线与数值仿真的结果进行了对比 ,二者完全符合。此方法只要做 N组离散傅立叶变换(DFT)就可以得到全部的杂散谱 ,大大提高了运算效率     

基于FPGA直接数字频率合成器DDS的设计

本文利用FPGA器件实现了DDS系统中的关键部分DDS核,所设计的DDS核,由相位累加器和波形数据表组成,可以实现产生任意波形。FPGA器件作为系统控制的核心,其灵活的现场可更改性,可再配置能力,对系统的各种改进非常方便,在不更改硬件电路的基础上进一步提高系统的性能。     

雷达目标模拟系统频率源研制

设计了一种基于直接数字频率合成器（direct digital frequency,DDS）与现场可编程门阵列（field programmable gate array,FPGA）的雷达目标模拟系统频率源方案。采用自顶向下的设计方法开发系统控制代码。对DDS控制字计算公式转换,有效地解决了浮点乘法运算等效成高精度的定点运算。实现了分辨率为10 kHz,500 MHz带宽的全频段捷变,脉内线性调频信号带宽按照25 Hz步长和调频时间按照10 ns步长大范围控制的X波段频率源,频率捷变时间达到900 ns,并给出了具体实验结果。     

钇铁石榴石振荡器的S波段频率综合器的设计

针对现代雷达系统以及一些精密测量仪器所需要的超宽带、微小步进、低相位噪声本振源的问题,提出了一种采用钇铁石榴石振荡器为主的锁相环内插直接数字频率合成器方案.实现了S波段2～4 GHz频率范围内微小步进频率源的研究与设计.实验表明：采用钇铁石榴石振荡器频率综合器的相位噪声与动态范围都优于采用一般压控振荡器的频率综合器.     

遗传算法中两种编码的比较

遗传算法中二进制编码通常用来解决最优解问题,引入了BCD编码来解决最优解问题。通过逐步计算的方法对两个实例进行了比较,并给出二进制编码和BCD编码的特点。结果表明:BCD编码比较容易与十进制数据转换,实现机制简单。     

基于FPGA的DDS信号源设计

DDS 是从相位的概念出发进行频率合成的一项新型技术.该文简要介绍了DDS 的工作原理,设计思路和实现方法.该文设计的基于FPGA的DDS信号发生器,频率步进可以很小,切换速度快,频率控制容易,电路设计简单.     

一种DDS频率源中相位截尾误差的算法

根据DDS原理结构,从理想模型出发,分析了DDS中相位截尾对频谱的影响,给出相位截尾误差谱分布规律,提出一种相位截尾误差谱算法,没有采用近似处理,适合任意波形数据表地址字长、短,算法快速,精度高。     

应用流水线技术设计DDS专用集成电路

文中将流水线技术应用于DDS专用集成电路的设计中 ,从而显著地提高了DDS系统的工作速度 ,在文中给出了一个设计实例。     

可设置任意增量循环累加器的设计及应用

本文通过对可设置任意增量循环累加器电路的设计,介绍了其在方波DDS中的典型应用,并与标准DDS进行比较给出了它的特点。     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.