触发器的变换及其逻辑功能的扩展

讨论了由时钟触发器的变换产生新型触发器和时钟触发器逻辑功能扩展的方法．这些方法对于正确使用触发器和设计时序逻辑电路有重要应用参考价值．     

基于双边沿触发的低功耗触发器逻辑设计

从消除时钟冗余，提高时钟利用率以达到降低功耗的思想出发，提出基于双边沿触发的触发器的逻辑设计。新构建的双边沿触发器逻辑功能正确，时钟利用率高，功耗降低显著．     

基于双边沿触发的低功耗触发器逻辑设计

从消除时钟冗余,提高时钟利用率以达到降低功耗的思想出发,提出基于双边沿触发的触发器的逻辑设计。新构建的双边沿触发器逻辑功能正确,时钟利用率高,功耗降低显著.     

用PC机RT／CMOS周期中断实现定时间隔数据采集

介绍了利用PC机RT／MOS实时时钟周期中断实现定时间隔数据采集的一种方法，给出了采集接口电路的逻辑结构和相应的算法流程。     

一种无线植入式神经控制信号传输的数据编码方法

文中提出了一种新的数据编码传送方法.在外部模块用脉宽调制的方法将需要传送的数据进行编码,通过BPSK调制和解调方式传送到体内模块后使用时钟检测器、时钟分频器、脉冲宽度计数器以及脉冲逻辑判决器进行解码.这样体内模块和体外模块可以工作在不同时钟,使得电路的设计和验证大为简化.该方法已经成功应用于植入式无线神经信号获取系统的板级电路中,波形测试的结果显示了该方法的可行性.     

针对面积优化的时钟偏斜规划算法

提出了一种新的时钟偏斜规划算法,该算法所生成的时序约束可以有效地促进逻辑综合工具的面积优化。在时钟偏斜规划的过程中,对时序图(sequential graph)中的关键环不再平均分配时间裕量(slack),而是根据不同路径对电路面积的影响不同,按照一定权重来进行分配。实验结果表明:按权重分配裕量的方法相对于平均分配裕量,能够在不降低电路性能的情况下,更加有效地降低逻辑综合结果的面积。     

针对面积优化的时钟偏斜规划算法

提出了一种新的时钟偏斜规划算法,该算法所生成的时序约束可以有效地促进逻辑综合工具的面积优化。在时钟偏斜规划的过程中,对时序图（sequentialgraph）中的关键环不再平均分配时间裕量（slack）,而是根据不同路径对电路面积的影响不同,按照一定权重来进行分配。实验结果表明：按权重分配裕量的方法相对于平均分配裕量,能够在不降低电路性能的情况下,更加有效地降低逻辑综合结果的面积。     

基于环状拓扑的网络时钟同步

时钟同步是很多网络应用的基本要求。本文研究并设计实现了基于环状拓扑的分布式多主机时钟同步系统。系统使用面向单向延迟测量的Altair&Vega（A&V）方法支持两主机间的时间同步，利用特有的环状拓扑上的累积误差提高系统的精度。文中详细介绍了动态环状逻辑拓扑的控制方案和高精度的相对时钟偏移修正方案，并对测试结果进行了详细的分析，通积累误差得到毫秒级的同步结果。     

集成电路电磁适应性的时钟信号调制

电磁干扰(EMI)是瞬时功能故障的主要来源之一,原因是电源供电线上的噪声注入引起了VDD和GND的额定值的波动.介绍了一种新的方法来增强片上系统(SoC)关于电源和接地电压瞬变时的信号完整性,并且这种方法完全符合IEC 61000-4-29 标准.其基本思想是设计和IEC 61000-4-29兼容的集成电路,通过局部和动态地将时钟占空比去适应传播延迟的变化和扰动的逻辑路径.当无法满足时,该方法导致暂时把集成电路的工作频率减小到满足该标准的最小值.根据异常电网活动,时钟占空比调制(CDCM)是通过使用正和/或负边沿时钟展宽逻辑(CSL)块来实现的.基于这个概念,在尽可能保持时钟高速频率的同时,数字电路对于电源供电线上波动的耐受性将会更强.该方法可被视作一种在线提供动态自适应同步的监视技术.通过SPICE模拟,实验结果表明此方法的有效性.     

触发器的时钟方程和异步计数器分析的新方法

本文将触发器的时钟脉冲作为逻辑变量处理，导出了时钟方程的一种新的表达形式，并将其引入到触发器的特性方程中，使异步计数器的分析和同步计数器的分析在方法上统一起来。     

时钟同步状态图

时钟同步问题是分布式系统中的核心技术之一. 研究了在异步通信网络环境中,采用连续的时间戳通信模型,并利用时钟精度差概念实现系统中各个计算机之间的时钟同步. 为有效评估系统中时钟同步的状态,提出了采用时钟精度差作为权值来构造时钟同步状态图,为时钟的研究提供了一个新思路,提高了时钟同步系统的精度.     

分布式调试中动态向量时钟存储空间分配方法

为了解决不同进程之间异步通信时向量时钟存储问题,结合现有事件监测的方法,以及分布式软件系统调试盒监测特征,并针对向量时钟静态存储技术的不足,提出了一种动态更新存储空间的方法.实验结果表明,对监测工具的改进方案能够减轻用户调试时的负担,较大地提高分布式程序调试的效率.     

时钟校准过程中的组合钟差预报模型

时间同步技术在分布式系统中应用广泛,时钟校准是时间同步的前提。针对时间校准过程中所需的时间信号可能出现传递失效等问题,在时间校准过程中引入钟差预报技术。同时为提高钟差预报模型的预报精度,提出一种GM-BP神经网络的钟差预报组合模型,首先利用已测钟差数据建立多个不同维数的GM(1,1)钟差预报模型,并对某时段的钟差进行预报,发挥多个不同GM(1,1)模型的优点;然后利用训练好的BP神经网络对预报结果进行非线性组合,最终的预报结果为BP神经网络非线性组合后的钟差。利用衰减器模拟对流层散射信道,设计对流层散射单向时钟校准试验,利用试验过程中实测的钟差数据进行组合模型精度验证。仿真结果表明,组合模型较单一预报模型,预报误差更加平稳,精度上提高53%~95%。     

用于并行调试环境的改进的物理时钟算法

为满足并行调试需要,时钟模型必须既能保证事件之间的逻辑顺序,又能为性能调试提供时间戳。现有的基于事件的物理时钟同步算法在时间戳上可能存在较大误差,为了降低误差,对现有算法进行改进。改进的算法依次对时钟偏移误差最大的局部时钟进行调整,调整的依据是两个节点之间消息的发送和接收具有对等性,调整的时候考虑了该进程和其它所有进程之间的通信传输。模拟结果表明:该算法以较小的时间代价,减少了90%左右的误差。该算法可以解决并行调试环境中的时钟同步问题。     

基于群机系统的时钟同步模型

叙述了并行分布式系统中时钟同步的重要性，并介绍了完成时钟同步的三种主要方法.抽象出群机系统模型.在此基础上提出了linux系统环境下的群机系统的时钟同步模型.     

基于CMOS时钟的实时控制

分析了实时钟的基本原理及其在Windows95／98环境下的使用方法，介绍了虚拟设备驱动程序的开发工具VtoolsD，探讨了利用软件包VtoolsD对系统CMOS／实时时钟(RTC)进行硬件定时的编程方法，并说明了实时钟硬件中断在Windows95／98环境下的实现过程，构建了在Windows平台下的实时测量和控制系统。结果表明，该系统可以满足高精度的伺服电机等实时测控任务的要求。     

GridDaEn-DAI数据库网格系统的设计和实现

提出了一种在网格环境下对数据库进行集成和访问的数据库网格系统GridDaEn-DAI.论述了系统的逻辑结构及访问协议,研究了基于web services以及XML等技术的实现策略.系统初步实现了网格环境下数据库的统一视图和统一访问,能够为分布在网格中的资源提供协同管理机制.     

DS/CDMA接收机高精度时钟同步及其校准技术

介绍了以卫星导航系统时钟为参考时间基准，通过时间比对的方法，实现对卫星接收机高精度频率源OCXO的时钟同步及校准，成功地解决了卫星导航系统与卫星接收机时钟同步的问题，为卫星导航定位电文解算提供可靠的时序．正确地解算导航电文，以保证后续的位置定位的精度要求．     

微型机定时管理系统

在认真分析微型机内部时钟与实时时钟报警功能的基础上，用软件方法实现了微型机定时管理功能，使之到时发声报警，提示用户关机，并在指定时间自动停止计算机的运行。