二进制与非二进制Turbo码性能研究

分别介绍了二进制Turbo码和非二进制Turbo码的编码器原理和译码器原理,重点研究了影响编码器性能的因素和MAP迭代译码算法,并对非二进制Turbo码的MAP算法做了相应的修改.仿真结果表明,在不同信噪比下,非二进制Turbo码的误比特率性能比二进制Turbo码的误比特率性能好.     

Turbo码：满意的和指定的

本书介绍了Turbo码在不同应用（并行卷积Turbo码、分组Turbo码）中的基础知识。作者通过一些将数据传输和存储作为主要优化因素的系统设计方法，展示了如何用Turbo码实现提升吞吐量、延迟和能量消耗方面的性能。这些方法和结果可以使Turbo码成为传统卷积码和代数码的替代者。书的最后还给出了一个并行卷积Turbo码的ASIC数据流实现。     

一种新型的混沌Turbo译码方法

提出了将混沌编码器取代传统Turbo码中递归系统卷积编码器的方案，实现了新型的基于非线性滤波器的混沌数字编译码系统，该方案通过MAP算法的多次循环迭代，使得系统的误码率大大降低，从而解决了传统直接混沌译码抗噪声干扰性能较差的问题，计算机的仿真结果证实了该方案是可行的。     

基于AWGN信道下 Turbo码在静止图像传输系统中的应用

数字图像经压缩后，在噪声信道中传输时很容易受到干扰，需要采用有较强纠错能力的信道编码来提高可靠性．给出高斯白噪声信道(AWGN)下静止图像传输系统结构，其中信源编码采用矢量量化编码，利用LBG算法生成码本，使用分裂法生成初始码本；信道编码采用Turbo码．简要介绍由两个并行级联的递归系统卷积编码器和一个交织器组成的Turbo码编码器，由两个软输入软输出译码器串行级联为主体的Turbo码译码器的结构及原理；并详细介绍用于Turbo码译码的Log-MAP算法．应用MATLAB仿真软件，给出3种情况下的仿真结果：无信道编码；信道编码采用卷积码(2，1，6)；信道编码采用生成多项式为g=(7，5)8，码率=1／2，交织长度为63630，软输入软输出算法采用Iog-MAP算法的Turbo码．仿真结果表明，当Turbo码应用于有噪声的静止图像传输系统时，其性能优于卷积码，不仅提高整个系统的可靠性，还节省了系统发射功率．     

组Turbo码在802.16a多载波OFDM系统中的应用

以分组码为子码构成的分组Turbo码(BTC),相比传统卷积Turbo码具有收敛速度快等优点.研 究了分组Turbo码的译码算法及其简化修正算法,并对它们在802.16a多载波OFDM系统中做了性能仿 真和分析F验证了分组Turbo码可以在较少的迭代次数达到较好的性能,简化修正算法可以大大降低算法 复杂度,且性能损失不大.     

非二进制RS-Turbo级联码性能研究

介绍了非二进制Turbo码的编码器结构,详细分析了逐符号对数MAP译码算法.在此基础上,设计了一种RS-Turbo级联码方案,该方案包括一个RS(255,239,8)外码和一个非二进制Turbo内码.仿真结果表明,与单纯使用非二进制Turbo码相比,本文提出的级联方案可明显改善高信噪比情况下的BER性能,同时可降低迭代次数.另外,级联RS码可为Turbo迭代译码提供简单可行的停止准则.     

卷积Turbo码技术在WiMAX系统中的应用

信道鳊码技术是保证移动通信传输质量的关键技术。卷积Turbo码（简称CTC）是很灵活的码字,帧长和码率的变化范围很大,这也是选它做为WiMAX（W0rId Interoperability for Microwavc Access）标准中的信道鳊码方案之一的主要原因。它采用递归系统卷积码作为子码,相对于经典Turbo码,它具有鳊码效率高,相同复杂度译码器下纠错性能好以及译码时延小等优点。本文将首先介绍卷积Turbo码的基本鳊译码原理,并在多径衰落环境下,对WiMAX系统中的卷积Turbo码性能进行了仿真验证。     

Turbo码编码器IP核设计及验证

深入研究了Turbo码编译码理论，结合IMT-2000中W-CDMA标准进行编码器IP核设计，实现了两个分量编码器同时归零；对数据采用流水处理，并在内部加入了并串转换，使其方便地应用于编码器验证平台的SOPC系统中；采用Quartus Ⅱ开发工具在APEX20KE系列FPGA芯片上实现了具有高速性、可变码率的编码器，器件综合后最高频率达120MHz，可以用于第三代移动通信系统。     

Turbo码的设计及性能分析

本文在分析Turbo码编解码机制、探求它性能优越原因的基础上,进一步研究了Turbo码的构成编码器设计,交织深度、交织表的选择,以及解码算法对其性能进一步提高的影响;比较了其与之前流行的RS码和运用维特比译码的卷积码的性能。此外,本文还指出了Turbo码这种新思路给未来研究工作带来的启发。     

组Turbo码在802.16a多载波OFDM系统中的应用

以分组码为子码构成的分组Turbo码(BTC),相比传统卷积Turbo码具有收敛速度快等优点。研究了分组Turbo码的译码算法及其简化修正算法,并对它们在802.16a多载波OFDM系统中做了性能仿真和分析。验证了分组Turbo码可以在较少的迭代次数达到较好的性能,简化修正算法可以大大降低算法复杂度,且性能损失不大。     

JPEG 2000自适应算术编码器FPGA设计

研究JPEG 2000标准中自适应算术编码器的硬件实现问题, 提出一种适合ASIC实现的并行结构, 并在FPGA上对其进行了仿真验证.该设计使用VHDL语言在RTL级描述; 并以XILINX XC2V8000-5FF1152为基础, 在ISE 5.2下完成综合及后仿真.在整个JPEG 2000设计中, 最高工作时钟66 MHz, 自适应算术编码器处理速度可达到0.25 bit/cycle.     

一种编码器实时读出电路设计及处理方法

设计一个编码器实时读出系统。采用FPGA作为处理器对增量式编码器和绝对值编码器进行读值,然后将从编码器读入的数据信息转化为角度值,最后驱动液晶显示模块进行实时读出角度值。硬件部分主要包括一块FPGA控制器、两种编码器接入模块、一个LCD模块,以及外围配置电路。软件部分主要包括编码器数字信号接收、数据处理、LCD驱动显示。电路板可用于检验实验室采购的编码器,保障生产任务按时完成;也可以置于各种平台之上,用于实时显示方位角度值。     

基于FPGA的通用遥控编码器的设计

FPGA是一种新型的高密度大容量的PLD.遥控编码器是遥控发送端的核心器件,针对FLEX10K系列FPGA器件,用MAX plusII开发软件,实现了一种通用遥控编码器的设计,对整个方案和其中的主要模块进行了分析与仿真,这种编码器可以应用在家用电器遥控、车库门控制、防盗报警系统等多种遥控场合.     

基于FPGA自平衡控制器的设计

针对旋转编码器角度测量与步进电机控制的特点,介绍了一种基于FPGA为核心器件,运用VHDL硬件描述语言在FPGA中实现旋转编码器倍频、辨向、计数的功能,旋转编码器为角度传感器以及步进电机为驱动的自平衡控制器设计的方法。整个系统利用Quartus编程软件仿真分析正确,硬件实验平台验证该系统运行稳定、测量准确。     

用FPGA实现RS编码器

介绍了数字系统自上而下的设计思想以及 FPGA和 VHDL的基本特点 ,并根据 RS编码器原理 ,按照自上而下的思想 ,利用 VHDL 在 FPGA芯片上实现了 RS编码器     

结合STM32和FPGA的步进电机运动控制系统设计

研究并设计一种以STM32F103和FPGA为核心的步进电机运动控制系统,通过上位机完成对步进电机运动状态的控制,达到加减速、速度等级选择、方向控制等目的,实现系统的软硬件结合.采用增量式编码器完成电机位置的反馈,通过FSMC总线完成单片机与FPGA之间的通信,以Verilog HDL硬件描述语言为基础进行步进电机控制程序的编写.对系统的数据输送、驱动脉冲进行仿真,并且完成实际调试.结果表明,所设计的控制系统简单实用、效果良好且可移植性强.     

基于FPGA的模数混合编帧的采集系统

介绍了一种以FPGA为核心逻辑控制模块的数据采集系统的设计。设计中采用了16位的AD8405作为模数转换器,FPGA作为中心逻辑控制模块,对弹上的不同速率的模拟信号与接收的数字信号进行采集,并将采集的信号通过数据帧格式的形式混合编帧和存储,再通过串口完成与上位机的通信。FPGA模块采用VHDL语言进行设计。该系统在测试状态下通过地面测试系统对该采编器的采集过程进行实时监测,并对其功能进行检测。     

基于对偶基的比特并行算法实现RS编码

以DVB-C系统中的RS编码为例,参照Berlekamp比特串行乘法器,提出了一种基于对偶基的比特并行乘法器的方法来实现RS编码器,可以达到较高的吞吐率,从而可以采用FPGA/CPLD实现高速RS编码.     

利用可编程器件设计DVB-C系统中的RS编码器

通过对RS码的原理和算法进行研究和比较,我们认为使用Berlekamp算法在利用FPGA设计RS编码器时占用的硬件资源较少.本文的重点部分说明应用Berlekamp算法设计编码器的方法和过程.     

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构. 该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗. 在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍. 在现场可编程门阵列(FPGA) XC4VLX25-10SF363上实现了两路并行的多码率LDPC编码器. 经实验测试表明,编码器工作稳定,处理速率高达328Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.