时序逻辑电路的次态卡诺图综合设计法

时序逻辑电路的次态卡诺图综合设计法，是将有关信号的下降沿或上升沿用箭头在次态卡诺图中标示出来，并根据简要填出各约束的次态取值，从而将时钟信号的选取和自启动的检验合并在次态卡诺图中进行的１种新的设计方法。     

时序逻辑电路的次态卡诺图分析法

讨论了同步时序逻辑电路的次态卡诺图分析法与异步时序逻辑电路的次态卡诺图的分析法,这两种方法分别是利用状态方程给出各触发器的次态卡诺图,并由次态卡诺图画出状态转换图以及利用状态方程和时钟方程绘出包含“动令”在内的各触发器的次态卡诺图,并由次态卡诺图画出状态转换图,该法是１种分析时序逻辑电路功能的新方法。     

时序逻辑电路分析方法剖析

对触发器的翻转提出了“予令”和“动令”的概念，并在时序逻辑电路的分析中用符号“↑”或“↓”代表时钟信号的上升沿或下降沿，形象地描述了触发器状态与状态方程、时钟方程间的依存关系，提出了用次态卡图分析同步时序逻辑电路的分析方法。     

同步时序逻辑电路设计的新方法

提出了从状态转换图中直接求得触发器的置位和复位函数，从而确定触发器的驱动方程这样一种设计同步时序逻辑电路的新方法．设计原理简单，易于理解，适合于所有同步时序逻辑电路．     

时序逻辑电路自启动设计的方法

阐述了以卡诺图为基础的具有自劝功能的时序逻辑电路原理和设计方法。结合具体实例，指明了该方法的适用范围，以及在自启动与结构简化设计方面能同时进行的优越性。     

卡诺图在时序逻辑电路自启动教学中的应用

自启动是时序逻辑电路设计教学过程中必须考虑的问题,也是数字电路课程教学的重点和难点内容。本文详细介绍了电路不能自启动的原因,并举例说明在时序电路设计教学中,可基于次态卡诺图化简,预先设计好无效状态的次态,实现逻辑电路的自启动。结合卡诺图的方法,使学生更易于掌握时序逻辑电路的设计以及解决自启动问题。     

时序逻辑电路的设计

时序逻辑电路是具有记忆功能的电路,它的输出状态不仅与输入变量有关,还与电路的原有状态有关,因此,其分析与设计较之组合逻辑电路相对复杂一些。时序电路的基本单元是具有两个稳态的触发器。如果所有的触发器由同一时钟触发,则为同步时序电     

代数理论在同步时序逻辑电路设计中的应用

本文对数字逻辑电路关于同步时序逻辑电路设计的关键步骤中,引入代数理论辅助设计作了一些探讨,并用实例表明这样的努力使设计过程得到了大大的简化。     

基于时钟信号的异步时序逻辑电路设计

与其他异步时序逻辑电路设计方法相比,基于时钟信号的设计法更简便、快捷。使用该方法时,不用画出时序图,直接从次态卡诺图中选定正确的时钟信号,再快速求出触发器状态方程。     

确定触发器次态卡诺图的一种新方法

本文探讨了异步计数器设计中确定良器次态卡图的一种新方法－依据时序图确定为０为１最小项法，并以一个异步十进制加法计数器的设计为例，论述了新方法的先进之处。     

卡诺图在时序逻辑电路自启动教学中的应用

自启动是时序逻辑电路设计教学过程中必须考虑的问题,也是数字电路课程教学的重点和难点内容。本文详细介绍了电路不能自启动的原因,并举例说明在时序电路设计教学中,可基于次态卡诺图化简,预先设计好无效状态的次态,实现逻辑电路的自启动。结合卡诺图的方法,使学生更易于掌握时序逻辑电路的设计以及解决自启动问题。     

浅谈时序逻辑电路的成长记忆

RS触发器,重难点是触发脉冲的不同、与非门和或非门组成结构的差异;JK触发器,重难点是JK、T、D相互之间的转换,以及直接置零端和直接置1端的综合应用.     

异步时序逻辑电路设计的一种简明方法

提出了一种异步时序电路设计的新方法：时钟信号与次态卡诺图联立法．根据时钟信号填写次态卡诺图，当触发器满足时钟信号时其次态由状态转换图决定，否则其次态为约束项．据此可方便求出驱动方程并判断自启动．     

同上沓序逻辑电路设计方法的研究

提出一种设计同步时序逻辑电路的新方法。根据触发器（FF）基本特性,可从电路的状态转换图上直接求得触发器置位、复位函数,进而确定触发器的激励方程,具体设计实例表明该方法简捷、高效,设计电路功能正确。     

时序逻辑电路中的竞争冒险

分析了异步时序逻辑电路和同步时序逻辑电路中的竞争冒险现象,给出了消除竞争冒险的方法和途径．     

时序逻辑电路的设计

通过对同步八进制时序电路这一具体实例的设计 ,对时序逻辑电路设计的一般规律、原则、方法及步骤作了些探讨和研究 ,从而加深对有关知识的理解 ,提高分析解决时序电路问题的能力。     

时序逻辑电路的设计方法分析

本文主要对时序逻辑电路的设计方法作了一个较为系统、全面的介绍,是现有《数字电子逻辑》教科书中所没有的。     

应用 DT触发器的时序逻辑电路的设计方法

DT触发器是一种新型的全功能触发器，可以较方便地变换为D触发器和T触发器．导出了DT触发器的激励表，提出了应用DT触发器的时序逻辑电路的设计方法，并给出了设计实例．从给出的设计实例可以看出，这种设计方法是有效且简便的．     

利用PLA设计时序逻辑电路

讲述如何利用组合PLA和触发器设计时序逻辑电路