Actel推出业界最低功耗的FPGA系列是便携式产品应用的理想选择

(本刊讯记者陈贵兰)Actel Corporation是单芯片FPGA解决方案的领导性厂商,该公司近来喜事连连,继今年8月29日推出业界最低功耗的FPGA系列之后,又于10月13日推出混合信号FU-SION可编程系统芯片,并针对MicroTCA市场推出业界首款以FP-GA为基础的系统管理,最近又与联华电子公司结成伙伴关系,合作进行Actel IGLOOTM产品系列的生产。Actel IGLOO FPGA系列的静态功耗仅为5μW,nEast成为AISC和CPLD器件的真正替代品为了满足便携式应用对功耗的要求,Actel公司宣布推出业界最低功耗的现场可编程门阵列(FPGA)——IGLOO系列。…     

基于SATA接口硬盘数据存储系统设计

设计了一种基于FPGA和Serial ATA桥接芯片的数据存储系统．采用FPGA设计IP核控制JM20330芯片。完成由IDE到SATA接口的转换,提供单接口传输通道,并支持热插拔;实现脱机情况下对SATA硬盘的操作,为高速数据存储提供一种新的系统．     

Actel针对MicroTCA市场推出业界首款以FPGA为基础的系统管理

经测试的免费参考设计将推动MicroTCA标准的应用,并提供系统管理功能的定制模板Actel公司成为首家半导体供货商,制定全面涵盖微型电信运算架构(MicroTCA)的发展蓝图,利用现场可编程门阵列(FPGA)技术针对系统管理提供免费和经测试的平台。这些全新参考设计充分发挥了Actel的单芯片混合信号Fusion可编程系统芯片(PSC)的优势,当中包括实现完整解决方案所需的软件、硬件和知识产权(IP),能够满足今天系统设计人员对成本、板卡空间、灵活性、安全性和可靠性的要求。MicroTCA是由PICMG(PCI工业计算机制造组织)全力推动的新兴全球标准,…     

ACTEL混合信号FUSION可编程系统芯片 提升系统管理的半导体器件标准

前所未有的高集成度可替代数以百计的分立元件,以减少成本和占位空间达50?tel公司的单芯片Actel Fu-sion?可编程系统芯片(PSC)可在电子系统中执行系统管理功能,而全球的电子系统市场估计约值25亿美元。有关的系统管理工作包括功率和热管理、数据记录和系统诊断等,适用范围涵盖多个市场如电信、工业、汽车、航天、军事和医疗。正当市场上许多设计都需要数以百计的分立元件来进行系统管理,Actel的Fusion可编程系统芯片是业界唯一的混合信号现场可编程门阵列(FPGA)解决方案,能够在一块单芯片上集成这些系统管理功能,并提供可编程的灵活…     

Xilinx FPGA器件的结构特点和优化设计技术

现场可编程门阵列(FPGA)是近年来迅速发展的可编程ASIC器件,FPGA的设计方法与传统的TTL电路有很大的不同,必须采用与其结构相适应的设计优化技术,才能有效地应用FPGA.文章介绍了FPGA器件的结构特点、设计优化技术以及应用中的注意事项.     

IDE与嵌入式系统设计

由于受到速度、功耗、体积、上市时间等诸多因素的限制，嵌入式系统设计变得越来越复杂．传统的反复试验法(try—and—error)已经不能适应嵌入式系统设计的要求，迫切需要各种计算机辅助软件的支持．集成开发环境(IDE—Integrated Development Environment)近年来发展迅速并得到广泛应用．它在嵌入式系统设计的各个阶段都可以发挥重要作用，为加快系统设计步伐，降低系统设计成本，提高系统设计一次成功率(first—time—right)提供了有力的支持．大力推广应用IDE，不仅能够大大提高产品开发一次成功率，而且对推动我国嵌入式技术的发展有积极意义．     

FPGA的可靠时钟设计方案

对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.     

基于FPGA的并行FLASH高速、大容量数据采集系统

本文介绍了一个以FPGA为主控制器的多存储芯片数据采集板卡的设计。该卡通过一个符合ATA-6规范的IDE接口,使用PIO模式将数据采集板卡与上位机互联。通过FPGA控制一片高速AD进行数据采集,采集的数据通过4片电子盘并行存储,实现高速大容量数据采集。文章侧重于介绍用FPGA控制电子盘并行读写的方法。     

基于FPGA的晶振膜厚控制系统设计

通过以CYCLONE EP2C35 FPGA芯片为平台,有机地结合嵌入式软件设计和光学镀膜技术,运用石英晶体监控法,通过采集石英晶体监控的信号数据,采用测量膜厚算法和PID控制算法进行综合处理,在Nios Ⅱ IDE开发环境集成的C/OS-Ⅱ嵌入式操作系统下,设计薄膜厚度监测控制系统的镀膜监控菜单显示界面,实现基于FPGA的薄膜厚度监测控制系统。     

知识网格辅助产品创新平台及其关键技术

探索了如何在知识网格环境下实现支持产品的创新设计;提出了基于创造性解决问题理论(TRIZ)和本体的创新知识查询平台框架,并且分析了其实现的关键技术为面向产品创新的知识本体、语义注册和基于技术矛盾矩阵的查询等.为知识网格环境下,建立面向产品创新设计的知识供应软件系统奠定了基础.     

基于FPGA的CCD相机高速数据记录系统

针对CCD图像采集系统对数据记录的高速度及准确性的要求,在对各种结构的数据记录系统进行比较之后,结合ATA标准,采用FPGA直接控制数据缓存和硬盘写的系统结构,并用高性价比的IDE硬盘作为存储介质,本系统具有脱离主机、速度快、易于扩展升级、性价比高等特点。实验结果表明设计的正确性以及用FPGA实现高速数据记录系统的可行性。     

基于FPGA的动态局部可重构方法分析与比较

介绍支持现场可编程逻辑器件（FPGA）重构的3种设计流程的设计步骤、优点和局限性,并总结每种方法的适用情况,为实际应用动态局部重构技术提供参考。     

一种基于FPGA的频谱分析仪设计实验

<正>0引言FPGA(现场可编程门阵列)以其体积小、功耗低、稳定性高等优点被广泛应用于各类电子产品的设计中。FPGA技术是一门实践性很强的技术,要学习好FPGA,就必须配合一定的硬件设备不断的动手积累经验。本设计目的在于学习FPGA硬件电路的设计制作,在此基础上,配以相应的频谱分析仪软件进行验证,制作成一台测试验证仪。1设计框图     

面向复杂产品的分布式协同设计系统

在回顾国内外并行工程和协同设计发展情况的基础上,结合多学科协同设计优化理论,明确分布式并行协同设计的概念;提出一个基于SORCER(Service oriented computing environment)的面向复杂产品的协同设计系统DCDSCP(Distributed collaborative design system for complex product)。给出DCDSCP的架构和工程软件工具封装和集成为服务的方法,描述服务被调用的临时联盟环境。在DCDSCP支持下,顺序调用Pro/E,HyperMesh,Ansys和Human Expert服务,部署面向机车转向架静态强度分析的协同设计任务,实现在动态网络环境中的可扩展性、可靠性和柔性。计算结果表明:新系统能缩短服务交换周期,支持复杂产品的异地分布式协同设计。     

Actel价格1．2美元起

为了进一步扩展市场领域,以设计出更具成本效益及能效的终端系统,Actel公司宣布推出新的参考设计,可以1.2美元的起始价格实现智能系统和功率管理。该设计结合了屡获殊荣的混合信号Fusion可编程系统芯片(PSC)与优化的可配置CoreABC微控制器,使用一小部分Fusion器件的逻辑单元(tiles)便可提供完整的系统管理解决方案。因此,这款灵活、精密的小型设计可省去系统管理应用中通常使用的各种分立元件,并同时提供额外的芯片空间。能够针对最终应用进行定制配置。     

一种基于ARM+FPGA 新型数控系统硬件设计

提出了基于嵌入式系统的两轴数控系统的硬件设计方案,设计了ARM(Advanced RISC Machine)+ FPGA( Field Programmable Gate Array)的硬件体系结构.完成了ARM和FPGA之间通信的程序设计,为开发人员提供了一个良好的开发平台.针对两轴数控系统的细插补和复杂控制I/O的要求,完成了FPGA内部逻辑的设计,并实现了数控系统的细插补脉冲发送和编码器脉冲的反馈.     

限幅滤波的FPGA实现方法研究

限幅滤波法是抑制正交频分复用(OFDM)信号的PAPR的常用硬件实现方法。使用FPGA可缩短系统设计开发时间,提高系统可靠性。本文在用FPGA实现限幅滤波的基础上,讨论了基于FPGA设计时应考虑的主要问题,以及影响设计性能的几个因素,包括:乘法器的设计、算法的优化、芯片的选择等。     

基于FPGA的AES算法硬盘加密卡的实现研究

提出了基于FPGA对IDE硬盘数据进行AES加解密的实现方案,重点对加密卡的核心模块进行了分析和设计;采用了基于NiosII处理器的专门用于硬盘的密钥管理方法,更加有效地对硬盘数据进行保护;时序仿真验证了该硬盘加解密设计方案的可行性.     

一种用于IP包差错控制的RS译码器及其FPGA实现

为了减少RS译码器所占用的现场可编程门阵列(FPGA)资源,研究了RS码的译码算法．提出了使用Actel公司的ProASIC——^PLUS系列芯片实现IP包差错控制系统中RS码的译码方案,采用码型RS(100,81)进行纠错,同时结合大运算量环节,描述了利用改进的BM算法实现译码功能的具体方案,该方案相对于传统的方案更能节约资源．实验表明,该译码器完成了IP包差错控制的要求,译码器输入码流速率可达30Mbit／s,最后介绍了ProASIC——^PLUS系列芯片的基本结构特点及用FPGA实现的关键技术。     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.