小数分频锁相环的杂散分析

利用小数分频锁相环进行频率合成可以在不降低参考信号频率的前提下，提高输出信号频率分辨率，从而提高系统的频率转换速度。小数杂散是小数分频锁相频率合成中的主要问题，目前尚未见到对它进行的详细分析，详细分析了小数分频杂散产生的机理及它的影响，并提出了消除小数杂数的方法。     

小数分频锁相环的杂散分析

利用小数分频锁相环进行频率合成可以在不降低参考信号频率的前提下，提高输出信号频率分辨 率，从而提高系统的频率转换速度。小数杂散是小数分频锁相频率合成中的主要问题，目前尚未见到对它 进行的详细分析。详细分析了小数分频杂散产生的机理及它的影响，并提出了消除小数杂散的方法。     

基于高速锁相环路的现代频率合成中的小数分频技术

本文介绍小数分频锁相环路的工作原理和特性,以及抑制小数分频锁相环相位调制边带的方法,并对相位噪声进行了分析和讨论。     

基于Simulink的小数-N分频锁相频率合成器设计与仿真

提出了整数锁相频率合成器中存在的问题,结合实例介绍了小数-N分频的基本原理和对应的锁相频率合成器的有效实现方法.通过应用Simulink设计了电路模型,并进行仿真实验. 结果表明了这种实现方法的可行性和有效性.     

小数分频技术及其实现

给出了一种小数分频技术的实现方法，并在实验的基础上进一步证实了小数分频的可行性．该法通过微机控制，分辨率可达1HZ．     

基于MASH 2-1结构的小数分频锁相环的设计与实现

设计并实现了一种3阶多级累加器级联架构MASH 2-1的数字Δ∑调制器.Matlab仿真结果显示该结构具有良好的噪声整型特性.提出了一种基于MASH 2-1Δ∑调制器的II型4阶锁相环,并给出了相应的Matlab仿真及频谱仪测试结果.结果表明锁相环的稳定输出频率符合设计要求.     

电荷泵对小数分频锁相环相位噪声的影响

与整数分频电荷泵锁相环不同,小数分频电荷泵锁相环中电荷泵对锁相环的性能有更大的影响,电荷泵的各种非理想因素将降低PLL输出相位噪声和杂散的性能.重点分析了电荷泵两种非理想因素对小数分频锁相环相位噪声和杂散的影响:非线性和电流失调.此外还分析了电荷泵电流源噪声对小数分频锁相环的影响,分析结果为优化电荷泵的电路设计提供理论依据.     

8～12.4GHz宽带频率合成器的设计

研究采用将ADI公司的ADF4350频率合成芯片输出信号多次倍频的方法来实现X波段的频率合成器。ADF4350频率合成器具有内置片上VCO(压控振荡器)和PLL(锁相环),集成度高、相位噪声低,工作频带宽,广泛用于无线电基础设备及测试设备,无线LAN,CATV和时钟发生器中。该频率合成器输出频率范围8~12.4G,频率步进50 MHz,相位噪声低于-75dBc@10kHz。     

在锁相环吞脉冲频合器中实现可调小数分频

推导出了吞脉冲技术锁相环频率合成器的输出频率Ｆｏ、双模前置分频器的输出频率Ｆｐ和参考频率Ｆｒ之间的关系式。经宽覆盖（１３８．０００￣１６７．０００ＭＨｚ）、高稳定度（１０＾－６）、多通道（每通道间隔２５ｋＨｚ）频合器实验论证,关系式成立。应用此关系式提出了一种新的小数分频理论和实现电路框图,该理论能解决单环频合器中高鉴相频率与高频分辨率之间的矛盾。     

基于Simulink的小数分频频率合成器研究

基于Simulink的小数分频频率合成器的设计模型可以解决通常整数锁相频率合成器存在着的高频率分辨力与快速转换频率之间的矛盾,本文主研究小数分频频率合成器原理及设计模型,并对模型进行了Simulink仿真分析。     

基于VHDL的全数字锁相环的设计

叙述了全数字锁相环的工作原理,提出了应用VHDL技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD予以实现,给出了系统主要模块的设计过程和仿真结果。     

基于FPGA的GPS接收机跟踪环路设计与实现

为提高GPS基带芯片跟踪环路的性能,提出一种基于FPGA跟踪环路的具体设计与实现方案.研究了GPS接收机跟踪环路的基本原理,在分析现有算法的基础上,采用锁频环辅助锁相环、动态码环和载波环辅助码环策略,利用Xilinx公司FPGA软硬交互工作方式的优点,在一片FPGA芯片上实现整体方案.该设计方案可提高系统的运行效率,节省系统资源,降低硬件成本.试验结果验证了其可行性与有效性.     

基于分数阶混沌和分数阶小波变换的数字指纹技术

在传统的数字指纹技术中,随着用户的增多,用户指纹的唯一性和有限的指纹长度之间产生了矛盾.针对这一矛盾,根据分数阶混沌的初值敏感和随机特性,提出了基于分数阶混沌动力系统的数字指纹生成方法,大大增加了用户的容量,而且速度快,安全性高,把分数阶混沌用于指纹编码,抗合谋攻击性更强.另外,为了增加数字指纹的嵌入空间,提高安全性,进一步提出了使用4级离散分数阶小波变换对载体图像进行处理,与传统小波变换相比,分数阶小波变换增加了阶次作为密钥,安全性更高,并选择把数字指纹嵌入到高尺度下的高频子带中,鲁棒性和信息隐藏量都得到了改善.     

基于交流矢量处理器AD2S100的锁相环系统

提出了一种基于交流矢量处理器ＡＤ２Ｓ１００的锁相环系统，介绍了系统结构及工作原理，给出了控制模型和参数设计方法，并对运行效果进行了分析。     

DDS技术在高频电磁法仪器信号源中的应用

分析了锁相环技术与直接数字频率合成技术的工作原理，提出了结合两种技术设计高频电磁法仪器信号源的方法。克服了以往单纯采用锁相环技术设计信号源时跳频时间长、频率准确度低的弱点，测试结果显示，该方法设计的信号源频率准确度高，到小数点后两位，输出交、直流电压衰减小，达到信号源设计要求。     

基于MC145156-2的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片MC145156-2的工作特性,并给出了集成锁相环芯片MC145156-2的一个应用实例.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10~(-7).     

智能模数控制型全数字锁相环的研究

由K模可逆计数器构成的传统数字锁相环可简单实现,但存在缩短捕获时间与减小同步误差之间的矛盾,而且获得的频带宽度较窄,因此设计了一种智能模数控制型全数字锁相环.其能够根据环路工作的不同阶段自动调整K值的大小,进而缩短捕获时间和减小同步误差.采用一个特殊的鉴频锁存器控制分频器的系数,能够调整环路的中心频率和扩宽频带宽度.     

基于分数阶Fourier变换的瞬时频率估计方法

通过分析分数阶Fourier变换功率谱与信号相位微分的关系,提出了根据信号密度分布和分数阶Fourier谱估计信号瞬时频率的方法。并对含噪声和不含噪声的两种信号进行了计算机仿真,仿真结果表明了该方法的有效性,实验表明该方法适用于信噪比大于3dB的信号。采用非递归算法,不需要进行时频平面上的投影和峰值搜索,运算量低。     

全数字化锁相倍频器的设计

提出了一种高速、高精度、全数字化电路的锁相信频器的设计，该锁相倍频 器对于切换的输入信号能保证在两个周期内锁定。对于变频信号，其频率跟踪速度也 快。在环路中使用了单片机以对输入信号的频率变化进行预测，从而进一步提高其跟踪 精度。     

一种双环锁相频率合成器的研究

频率合成器对现代雷达性能有着重要的影响,文章介绍了一种S波段数字锁相频率合成器的实现,该合成器采用了主辅环双环锁相设计,降低了环路等效分频系数,有效解决了合成器相位噪声、频谱纯度、宽频带和微型化等综合性问题,成本低廉,综合性能优良;文章对主、辅环路相位噪声进行了分析、计算;最后给出了研究结果.该合成器已应用于现代多普勒雷达系统.