共查询到17条相似文献,搜索用时 78 毫秒
1.
TD-SCDMA系统中维特比译码器的硬件实现 总被引:1,自引:0,他引:1
TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是一种人们广泛采用的卷积编码的解码器;通过分析卷积编码及维特比译码的过程,介绍了一种适合TD—SCDMA系统中软判决维特比译码器实现的硬件结构,此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。 相似文献
2.
TD-SCDMA系统中维特比译码器的硬件实现 总被引:1,自引:0,他引:1
TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是一种人们广泛采用的卷积编码的解码器;通过分析卷积编码及维特比译码的过程,介绍了一种适合TD-SCDMA系统中软判决维特比译码器实现的硬件结构,此结构也适用于WCDMA等无线通信系统的维特比译码器的设计. 相似文献
3.
维特比译码器的VHDL模块化实现 总被引:2,自引:0,他引:2
在维特比译码器的软判决最大似然算法的基础上,提出一种新的基于坐标变换的找点算法,它只需求8点欧氏距,使问题大大简化,同时可获得4 dB的编码增益.随后串行地实现了加比选模块,并用组合电路结构化实现了移位输出.根据CCITTV.32 bit/s用硬件描述语言(VHDL)合理地实现了整个译码器,得到了更快的速度和更小的电路规模. 相似文献
4.
新一代移动无线通信系统的高速发展已成为现代通信技术的研究热点.本文设计了一种多速率多调制方式的可动态配置译码深度的Viterbi译码器,根据系统不同的调制方式,自适应控制模块动态的配置系统参数,选择系统调制方式下的最佳译码深度.对比传统的Viterbi算法,对分支度量模块(BMU)、幸存路径存储模块(SMU)进行了优化,在Xilinx公司的SC4VSX35硬件平台上进行了FPGA测试验证,结果表明该设计完全满足自适应配置要求,硬件资源占用、译码延迟、系统功耗均得到了优化. 相似文献
5.
6.
从功耗的角度,对符合DVB-T标准的维特比译码器的路径度量单元进行了优化设计。为了实现低功耗设计,加比选单元采用了改进的T算法来实现,同时路径度量值只需要5位表示;路径度量管理单元采用了串并结合的结构来实现,并采用了5级流水线的路径度量存储结构。 相似文献
7.
为实现无线局域网技术中的高速Viterbi译码要求,本文提出了一种基于FPGA实现的Viterbi译码器的并行结构,并从路径度量管理着手,合理组织了存储器的结构,理论研究和实验结果均表明,此种结构具有译码速度快,结构简单,易于实现的优点. 相似文献
8.
TD-SCDMA系统中ASN.1编译码器的设计和实现 总被引:1,自引:0,他引:1
为了解决传统ASN.1(abstract syntax notation one)编译码工作中存在的缺陷,根据TD-SCDMA中ASN.1编译码原理,提出利用编译器自动生成工具another tool for language recognition(ANTLR),设计了一个ASN.1描述代码的编译器,实现从ASN.1源代码到Csharp(C#)语言数据结构的映射,其中包含完整的编译码所需信息,且便于访问.通过调用独立的编译码算法函数,从数据结构中提取相应的参数完成编译码.实际应用表明该编译系统减省了繁复的人工翻译描述代码工作,提高了ASN.1编译码的效率和准确率. 相似文献
9.
无线接入承载(RAB)重建过程是TD—SCDMA第三代移动通信系统数据传输的一个重要过程。介绍了TD—SCDMA终端协议栈结构,详细阐述了终端RAB重建过程的设计和实现。并用TFCN测试工具对终端中RAB重建过程的开发软件进行了仿真。仿真结果显示此过程完全符合TD—SCDMA标准。 相似文献
10.
在分析维特比译码器回溯算法的基础上,归纳出回溯算法的规律,提出了双读出回溯(DRTB)算法。计算表明,DRTB算法在不增加硬件开销的情况下,使回溯运算速度达到原来的4倍。本文还介绍了基于DRTB算法幸存路径存储器单元(SMU)的ASIC结构和物理设计。对半导体集成电路的测试表明,本文提出的DRTB算法及电路结构是成功的。 相似文献
11.
在分析Viterbi译码算法基础上,采用一种新的流水结构设计Viterbi译码器的ACS模块.合理安排幸存路径的读写,采用单指针回溯算法译码输出,最终在Xilinx ISE上完成了约束长度为9的Viterbi译码器的FPGA设计.仿真实验结果表明,设计的译码器在资源消耗上有较大优势. 相似文献
12.
13.
为实现无线局域网技术中的高速Viterbi译码要求,本文提出了一种基于FPGA实现的Viterbi译码器的并行结构,并从路径度量管理着手,合理组织了存储器的结构,理论研究和实验结果均表明,此种结构具有译码速度快,结构简单,易于实现的优点. 相似文献
14.
为了解决传统ASN.1(abstract syntax notation one)编译码工作中存在的缺陷,根据TD-SCDMA中ASN.1编译码原理,提出利用编译器自动生成工具another tool for language recognition(ANTLR),设计了一个ASN.1描述代码的编译器,实现从ASN.1源代码到CSharp(C#)语言数据结构的映射,其中包含完整的编译码所需信息,且便于访问。通过调用独立的编译码算法函数,从数据结构中提取相应的参数完成编译码。实际应用表明该编译系统减省了繁复的人工翻译描述代码工作,提高了ASN.1编译码的效率和准确率。 相似文献
15.
OFDM系统中Viterbi译码器的设计及FPGA验证 总被引:1,自引:0,他引:1
在对Viterbi译码算法进行Matlab软件仿真的基础上,综合考虑硬件开销以及电力线OFDM传输系统中FEC解码的具体要求,确定了Viterbi译码器的各个设计参数.为了提高译码性能和译码速度,提出了一种改进的回溯算法.整个设计用Verilog语言编写,采用FPGA技术,通过系统联调,验证了设计的合理性与可靠性. 相似文献
16.
采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s. 相似文献
17.
介绍DVB -S接收前端数字解调与信道解码电路的组成和原理 ,给出了一种新型的DVB -S数字解调信道解码器的硬件结构和软件控制方法 ,系统实验结果证明了该数字解调信道解码器的可行性 . 相似文献