基于小容量查找表的CORDIC算法设计

为了对流水线结构的坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)的实现时延和硬件资源消耗进行优化,提出一种仅基于查找表的新的实现方法,完全免除了迭代运算.该方法只需要一个较低容量的ROM表,以及对ROM表输出结果进行简单的移位运算,即可得到高精度的正弦波或余弦波输出.分别在Matlab、Modelsim以及XILINX ISE进行了理论仿真及实际验证,结果表明:这种CORDIC实现方法只需要2个时钟周期的处理延时,硬件资源消耗与其他实现方法相比也有所降低,最大工作频率也有一定提高.     

高精度低消耗CORDIC算法设计

针对CORDIC算法存在硬件资源消耗大、输出精度低等问题,提出一种基于区间合并迭代的改进CORDIC算法.算法在两段式CORDIC算法的基础上,采用区间合并迭代来完成第二阶段的合并迭代运算.针对合并迭代中移位运算产生的截位误差,区间合并迭代通过减少数据移位的大小和次数来减少在合并迭代过程中产生的数据误差和资源消耗．仿真结果表明,改进CORDIC算法不仅保留了两段式算法在低时延上的良好特性,在寄存器消耗上也相比基本算法减少36.8%,相比三段式和两段式算法分别减少14.8%和9.5%.当给定16 bit的输出位宽时,改进算法的平均误差相比基本算法降低37.0%,相比三段式和两段式算法分别降低19.4%和24.5%,因此更适用于高速、高精度、低消耗的现代数字通信.     

基于System Generator/CORDIC算法实现高精度鉴频

基于System Generator实现了CORDIC(Coordinate Rotation Digital Computer)算法的FM信号高精度鉴频.进行了模型构建,算法中16次旋转后的仿真得到最大误差为±3.05175778125×10-5 rad/s的鉴频结果.     

表面矢量编码的查找表算法

针对体绘制计算中严重影响绘制速度的光照效果处理运算,提出了利用表面矢量编码为索引,构造光照效果计算查找表的规划方法.算法编码简单,数据运算中内存的开销小,运算速度快,实际应用效果良好.     

基于CORDIC算法的磁编码器设计

利用两轴正交全桥GMR传感器芯片SAS012产生两路正交信号,并利用Cyclone系列FP-GA芯片EP1C6PQ240设计了一台磁编码器原型机.由于设计中采用了流水线结构的CORDIC算法,能很好地满足系统实时性要求,并进一步在FPGA中进行了数字滤波.在原型机上的实验测试结果表明,该磁电编码器8倍频输出结果稳定.     

自适应最优量化查找表预失真算法

为了在不增加查找表（LUT）长度的前提下,进一步改善功率放大器非线性性能,提出1种自适应最优量化LUT的预失真算法.与已有的最优量化LUT算法不同,该算法综合考虑了预失真器特性和输入信号概率分布,理论分析并得到了最优的LUT量化间隔,并给出了全盲条件下的自适应预失真器LUT参数搜索算法.仿真表明：应用该算法的预失真系统的归一化最小均方误差指标优于均匀量化LUT算法和已有的最优量化LUT算法,尤其是在输入信号功率回退较大的情况下,该算法的预失真效果改善更为显著.     

基于CORDIC算法的QDDS信号发生器设计

文章提出了一种采用CORDIC算法实现QDDS信号发生器的设计方法;设计采用VHDL语言描述硬件电路和CycloneⅡ系列FPGA开发平台实现,通过Synplify Pro进行优化综合和Modelsim SE验证.设计结果表明采用CORDIC算法设计的QDDS信号发生器具有运算速度高、电路规模小的特点,优于常用的查表法...     

基于查找表的BCH码快速译码算法

针对二进制BCH码的传统查找表译码算法占用很大内存空间的问题,提出了一种减少占用内存的快速查找表译码算法.对于(31,21,5)BCH码,该算法在查找表中仅存储信息位发生1到2位错误时的错误图样和对应的伴随式,结合接收码字伴随式的汉明重量进行译码,可比传统的查找表译码算法节省了约50％的存储资源.对(31,21,5)B...     

基于查找表的单基FFT原址倒序算法

单基快速Fourier变换(FFT)进行原址运算前需要对输入数据进行倒序,为了提高传统倒序算法的速度,在4个有关单基倒序定理的基础上,提出了基于查找表的单基快速Fourier变换原址倒序算法.该算法通过访问查找表,减少循环次数,简化倒序值的计算过程,从而提高速度.该算法所需查找表的规模不随点数增加而变大.仿真结果表明: 该算法在计算基2倒序时,性能超过了现有算法,在计算非基2倒序时,比传统算法至少快80%, 比现有的查找表算法最多慢15%.     

基于单链表与哈希表的商品信息查找算法的比较研究

信息检索及其相关运算广泛应用于计算机信息管理实践中.基于单链表和哈希表两种结构实现动态查找算法为例,探讨商品信息查找的相关算法,说明这些算法的特点,比较分析了它们的时间性能,并从实验角度验证了这些算法时间性能的差异.     

基于分布式算法和查找表的FIR滤波器的优化设计

根据FIR滤波器的线性特性,利用分布式算法和ROM查找表对FIR滤波器进行优化设计和仿真.其结果表明提高了运算速度,缩小了硬件规模,体现了设计的优越性.     

基于CORDIC算法的QDDS设计及其FPGA实现

设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz.     

基于自适应查找表的高动态范围内容映射算法

高动态范围是媒体行业超高清标准体系的重要组成部分.随着标准的完善、政策的支持和消费市场的演进,高动态范围行业的矛盾转移到内容上,需要能将现有普通图像或视频上转换为高动态范围显示的算法,该过程称作逆色调映射,是非适定的底层视觉问题,故通常结合深度学习方法来解决.将深度学习与图像转换或映射的常用高效方法(自适应查找表)结合,提出面向用户终端的高效逆色调映射算子,并针对高动态范围容器更高量化位深的特性进行了优化.实验结果表明,该方法相比其他基于深度学习的逆色调映射算法在表现与计算开销上均有优势.     

基于FPGA的CORDIC算法研究

CORDIC（TheCoordinateRotationalDigitalComputer）算法是将复杂的数学函数化成简单的加法和移位操作,因此被广泛应用到数字信号处理算法的硬件实现中。基于CORDIC算法的流水线型的正／余弦运算电路具有精度高、误差小、电路结构简单等特点。     

CORDIC算法的优化及实现

为提高坐标旋转数字计算(CORDIC)算法的精度并降低硬件资源消耗,对CORDIC算法收敛性以及旋转序列的选取进行了研究.针对圆周系统下CORDIC算法的角度覆盖范围、硬件资源和运算精度等问题提出了进一步的优化措施.利用经过优化后的CORDIC算法,在FPGA中实现了流水线结构的正余弦函数和反正切函数,并把运算精度与硬件资源消耗与Xilinx IP核进行了比较.比较结果表明该优化算法在提高运算精度的同时能够有效降低硬件资源消耗.      

定点CORDIC算法的误差控制

通过对CORD IC算法误差原因的分析,提出了一种降低定点算法误差累积的方法,从而可以使算法误差不随迭代深度增加而增加,进而得到更精确的函数值。文章首先分析了CORD IC算法的基本原理,依据此原理给出了典型CORD IC算法的基本结构,该结构可以用来有效计算超越函数的值;随即针对坐标转换时的误差累积效应以及误差较大的问题,给出了相应的误差分析以及修正的算法结构。FPGA仿真及实验结果表明,在不大幅牺牲速度的情况下,增加少量资源,可以在一定程度内控制算法的误差。     

一种基于压缩感知的高精度目标跟踪算法

为解决传统单目标跟踪方法精度低、稳定性差的问题,通过压缩感知的方法研究了扩展卡尔曼滤波,提出了一种基于压缩感知的扩展卡尔曼滤波算法。该算法基于压缩感知理论、采用阵列进行视场范围内的位置跟踪,即多传感器单目标跟踪。结果表明：在信噪比较低时该方法对目标跟踪的精度较高,并且对角度的估计使用的快拍数更少,降低了计算复杂度;并且所提算法在精确度和稳定性方面对目标的跟踪效果都要比传统算法好。     

基于CORDIC算法的FPGA实现

在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。     

一种基于查找表算法的3D图像串扰消除方法的设计

图像显示的质量在信息技术和模式识别应用中起到举足轻重的作用,而图像显示时候的串扰,是影响图像显示质量的一个重要的因素,因此分析和研究图像显示中的串扰现象将有助于图像显示技术的改进.在充分研究立体显示中串扰形成原因的基础上,提出了一种基于图像灰阶查找表算法的消除串扰方法.该方法从受试者的观看角度来看,使用灰阶查找表来测量...     

基于CORDIC算法的通用调制器的FPGA设计与实现

介绍了CORDIC算法的基本原理,利用计算正弦值的CORDIC算法设计了通用调制器。使用MATLAB/Simulink、DSPBuilder和Quartus II进行系统模型的搭建和波形仿真实现,结果表明CORDIC算法可以减少硬件复杂度和芯片面积,并验证了本文提出的通用调制器方案是可行的。