电子电路优化设计

通过Pspice的参数扫描分析，优化分析，对电子电路设计进行优化，提高了电路设计的准确性、可靠性，井以带通滤波器电路为例对实现电路优化设计作了仿真。     

低噪声放大器的设计与灵敏度分析

本文设计的低噪声放大器利用集成芯片ATF36163完成了电路的设计,利用ADS软件进行设计、优化和仿真,最后给出了仿真结果、版图设计及实测结果。同时通过研究电路参数的灵敏度对该低噪声放大器进行了灵敏度分析,使得低噪声放大器不仅符合接收机对LNA的指标要求,还能使性能更加稳定。     

PWM型数/模混合电压调节器芯片电路设计

给出了一种新型的汽车电压调节器电路结构.该电路的电压调节功能由脉宽调制过程实现,电路芯片的设计采用双极模拟I2L数字混合结构.通过闭环仿真模拟验证了电路原理的正确性,在模拟分析的基础上,对芯片电路的工艺设计和版图设计进行了讨论     

4GHz微波低噪放大器的设计与仿真

文中介绍了一种基于GaAsMESFET的微波低噪放大器的设计方法。结合微波电路设计理论与仿真软件ADS2006对电路进行仿真和优化使电路在全频带内绝对稳定,原理图仿真指标达到较满意的结果,其中增益为15．112dB,噪声1．371dB。设计电路版图并对其进行协同仿真（co-simulation）,并与原理图仿真结果进行比较和分析。该放大器可广泛应用于无线通信系统中。     

千兆以太网卡芯片数模转换电路的设计与实现

给出了6bit分辨率、10bit精度的千兆以太网卡芯片数模转换电路,包括体系结构设计、电路设计与仿真、版图设计．该数模转换电路经过TSMC 0．13μm 1P8M CMOS工艺验证,工作电压为1．5V／2．7V．芯片测试结果表明该数模转换电路能够满足千兆以太网卡芯片的性能要求．     

0.6μm CMOS工艺串行接口电路设计

采用0.6 μm CMOS工艺设计了AES加密模块的串行接口单元电路,提高了AES加密芯片的数据吞吐量。 基于CMOS互补逻辑的电路结构降低了的功耗,实现了与核心电路的电平匹配。全定制的设计方法优化了电路性 能和版图面积,提高了设计可靠性,降低了研究成本。     

0．6μm CMOS工艺串行接口电路设计

采用0．6VmCMOS工艺设计了AES加密模块的串行接口单元电路，提高了AES加密芯片的数据吞吐量。基于CMOS互补逻辑的电路结构降低了的功耗，实现了与核心电路的电平匹配。全定制的设计方法优化了电路性能和版图面积，提高了设计可靠性，降低了研究成本。     

信道传输低通滤波器的最优化设计

本文采用Pspice对有源滤波器的最优化设计进行了讨论.以4阶巴特沃思(Butterworth)低通滤波电路为例,进行了电路性能、参数扫描分析,对滤波器电路结构和参数设定进行了最优化处理.采用蒙特卡洛分析方法对电路参数的容差进行了估计并在此基础上进行了400次统计分析,绘制出直方图对该电路设计投入生产时的成品率进行了预估计.结果证明了该方法的有效性及电路可靠性.     

基于符号分析法的CMOS模拟单元电路自动优化技术

在CMOS单元电路自动优化中提出了一个新的设计方法。此方法采用符号分析技术自动生成描述电路性能的精确解析方程,进而将性能符号方程作为遗传优化算法中的评价电路性能的准则。对于固定拓扑的电路,遗传优化算法通过寻优过程产生满足性能约束的电路设计参数集,从而实现设计者所希望的设计目标。实际电路的优化结果表明此方法能较好地满足性能要求,同时所需的设计时间较短,从而说明该方法是一个具有灵活性和可靠性的设计方法。     

新结构重心法去模糊单元电路设计

为解决模糊控制器电路设计中的去模糊运算问题,提出了一种数模混合电路实现的模糊控制器去模糊运算单元电路设计。通过对折叠型G ilbert乘法器电路作适当的扩展,提出了多路乘法器的设计,实现了多个输入电压与一个共同的乘数电压的乘法运算,并应用该多路乘法器和运算放大器设计了归一化激活度计算电路。应用归一化激活度计算电路和加权求和电路组成了该新结构的去模糊单元电路。采用无锡上华0.6μm混合信号工艺参数设计完成。H sp ice模拟结果表明该单元电路可以完成去模糊运算工作,并作为子单元电路应用于模糊控制器的VLS I实现。     

低功耗超高频RFID标签芯片基带控制器

在分析RFID标签芯片系统架构的基础上,设计了一款适用于超高频射频识别标签芯片的基带控制器,以支持ISO 18000-6 Type C标准协议的RFID标签芯片的设计与实现.该基带控制器从系统架构和关键电路设计两个方面进行低功耗的系统集成优化设计,工作主时钟频率采用1.28 MHz,解码电路的采样时钟频率采用2.56 MHz,并采用TSMC 0.18 μm工艺对面积和功耗进行仿真验证和实现评估.仿真结果标明:该基带控制器符合ISO 18000-6 Type C标准协议,芯片面积0.16 mm2,芯片功耗20.07 μW,能够满足无源射频识别标签芯片的低成本和低功耗的需求.     

交叉耦合结构集成石英晶体振荡器相位噪声与稳定性研究

通过对相位噪声进行频域分析,构建Lesson噪声优化模型,优化电路参数;并分析预抑制电路的小信号模型,优化其元器件参数,研究带RC滤波器的CMOS交叉耦合结构振荡器的相位噪声和稳定性.基于NUVOTON 0.35 μm工艺,采用Cadence完成电路设计、优化与仿真,版图设计与后仿真,并最终完成流片、测试.结果表明:在电源电压为3.3 V时,该振荡器的输出信号频率为20 MHz,相位噪声分别为-135 dBc/Hz@1kHz,-156.4 dBc/Hz@10 kHz,-169.2 dBc/Hz@1MHz.当电源电压在±10%范围变化时,频率波动小于81×10-6;在工作温度-25 ℃至85 ℃范围内,频率波动小于71×10-6.     

高精度Sigma-delta调制器系统设计和仿真

提出了一种基于MATLAB/SIMULINK sigma-delta(ΣΔ)调制器系统设计与仿真的方法.该方法首先根据设计目标确定调制器的阶数、过采样率和内嵌量化器位数,优化调制器噪声传输函数NTF的零极点,调整调制器的结构系数,得到性能优化的调制器系统结构;然后通过分析调制器非理想因素,对非理想情况下的调制器基于SIMULINK进行行为级建模与仿真;最后得到调制器子模块电路参数.调制器电路级仿真结果表明由该方法得到模块参数能够有效、可靠的指导调制器的电路设计.     

结合晶体管版图效应分析的模拟集成电路设计

为了实现模拟集成电路版图设计的自动化,提出一种称为金属-氧化物-半导体场效应晶体管阵列的版图布局方法。90 nm/1. 2 V互补式MOS的测试元件组(TEG)芯片被开发用以实验采样,芯片搭载多种导电沟道分割形式的多指栅晶体管,晶体管在电路的版图设计中以不同的布局形态呈现。这些晶体管的电气参数被测试并抽取,用以分析和评价其直流性能。以二级模拟运算放大器为实验电路,分别采用晶体管阵列和全定制方式进行版图设计,从工艺波动性和版图面积两方面进行对比。成品实测结果表明:以晶体管阵列方式实现共源共栅运放电路时,10枚TEG芯片的平均失调电压为4. 48 m V,对比手工版图的5. 59 m V,抗波动性能约提升了20%,显示了晶体管阵列版图设计方法的有效性。     

基于M0516交流电功率检测电路的研究

为解决充电电器安全检测的问题, 提出了一种测试普通交流电功率检测电路, 分析了电路原理, 完成了仿真测试, 搭建了硬件实物的测试电路, 并对测试结果进行记录分析。 通过控制芯片的 A/ D 模块分析处理实验数据, 判断充电电器是否完成充电过程并把判断结果反馈给用户, 实现了对充电电器的安全控制。 该电路设计结构简单, 便于调试, 在实物测试中具有非常高的可靠性和稳定性。     

基于Proteus的音频功率放大器的设计与仿真

开发了一种音频功率放大系统的硬件设计,该系统由前置放大电路、音调调节电路及功率放大电路3部分组成,借助Proteus仿真软件平台对电路进行仿真和性能测试分析.实验证明,仿真结果与实测结果非常接近,达到设计要求,证明这种设计方法可提高设计效率,节约成本,具有很好的可实现性.     

一种多功能有源滤波器电路仿真设计与分析

根据电路直接型传递函数,对一种多功能有源滤波电路的频率特性进行了分析,给出了该种电路的低通、带通和高通参数仿真设计方法。该电路用于无线数字传输中,作为发射端的前置滤波电路而获得较为理想的FSK信号;同时在频分多址通信系统中,利用该电路可实现多种信号频段的划分。本次设计采用先进的仿真软件Multisim对有源滤波电路进行仿真,仿真研究与理论分析一致,为获得该类有源滤波器的电路设计参数提供了EDA手段和实验依据．     

一种基于PWM电源管理芯片的振荡器电路设计

在PWM方式的电源管理芯片中,振荡器电路是一个重要的组成部分.本文就PWM电源管理芯片提出了一种新的振荡器电路设计.电路设计中采用外接电容的方法,从而可以通过控制外接电容的大小来控制电路的周期.所设计的电路能够满足PWM电源管理芯片的要求,该芯片已被应用于实际工作中.     

小数分频频率合成器中Σ-Δ调制器设计与实现

介绍了一种应用于小数分频频率合成器的Σ-Δ调制器的设计,该调制器采用三阶级联的MASH1-1-1结构,并利用流水线技术,提高了调制器的工作频率.电路设计采用Verilog HDL硬件描述语言实现,基于QuartusⅡ工具进行测试验证,结果表明,调制器最高工作频率为240.56MHz.最终采用SMIC 0.18μm CMOS工艺,完成了电路版图设计.芯片面积为34 148.5μm2,芯片总功耗为1.284mW,与传统设计相比,面积降低了31.23%,功耗降低了46.14%.     

运用Cadence软件逆向分析232接口电路

运用Cadence软件逆向分析一个具有自动关断、静电防护功能的高效通讯接口芯片,并对该电路中的接收器进行了系统仿真,验证其功能,结合实际工艺参数,分析版图设计的可行性,为流片做前期准备[1].