用FPGA实现RS编码器

介绍了数字系统自上而下的设计思想以及 FPGA和 VHDL的基本特点 ,并根据 RS编码器原理 ,按照自上而下的思想 ,利用 VHDL 在 FPGA芯片上实现了 RS编码器     

RS(255,239)码编码器的设计与实现

分析研究了 RS码的编码原理 ,使用 MAX+PLUSII软件和 VHDL硬件描述语言 ,采用自顶向下设计方法设计 RS(2 5 5 ,2 3 9)码编码器 ,并装入一片到 Altera公司的 FPGA芯片 EP1 K3 0 TC1 44 - 3 ,而且就工作频率和器件面积问题对设计进行了改进 .     

Turbo码编码器的FPGA实现

探讨了卷积Turbo码编码器实现过程中的关键问题,结合第3代移动通信系统中给出的Turbo码分量编码器方案,以Flex10k系列FPGA芯片为硬件平台,使用MaxplusⅡ开发工具,通过VHDL语言编程的方法实现整个卷积Turbo码编码器.仿真结果表明该编码器的正确性和合理性.     

RS编码算法及FPGA实现

本文在分析RS编码原理的基础上,分析了RS编解码的实现方式并在一个FPGA芯片实现多种RS编码方案,设计出适应于不同信道的RS码编码器,该设计结果在实际应用中得到验证。     

利用可编程器件设计DVB-C系统中的RS编码器

通过对RS码的原理和算法进行研究和比较,我们认为使用Berlekamp算法在利用FPGA设计RS编码器时占用的硬件资源较少.本文的重点部分说明应用Berlekamp算法设计编码器的方法和过程.     

利用可编程器件设计DVB—C系统中的RS编码器

通过对RS码的原理和算法进行研究和比较，我们认为使用Berlekamp算法在利用FPGA设计RS编码器时占用的硬件资源较少。本的重点部分说明应用Berlekamp算法设计编码器的方法和过程。     

基于对偶基的比特并行算法实现RS编码

以DVB-C系统中的RS编码为例,参照Berlekamp比特串行乘法器,提出了一种基于对偶基的比特并行乘法器的方法来实现RS编码器,可以达到较高的吞吐率,从而可以采用FPGA/CPLD实现高速RS编码.     

基于FPGA的光纤通信系统中曼彻斯特编码器的设计

介绍了一种在光纤通信系统中曼彻斯特编码器的设计.采用EDA技术结合VHDL语言,在MAXPLUS Ⅱ仿真环境下进行了仿真,波形正确,实现了编码设计.     

基于FPGA的光电编码器电路抗干扰设计

为了减少光电编码器在电磁干扰和机械振动的情况下容易出现的计数错误,提出了一种基于FP-GA的光电编码器抗干扰电路设计.应用VHDL语言对光电编码器电路进行描述,加入分频模块、滤波模块提高电路抗干扰性能,并对四倍频电路和计数电路进行了改进,给出了时序仿真图和资源使用情况.应用结果表明系统的抗干扰设计效果良好,提高了系统可靠性.     

基于FPGA自平衡控制器的设计

针对旋转编码器角度测量与步进电机控制的特点,介绍了一种基于FPGA为核心器件,运用VHDL硬件描述语言在FPGA中实现旋转编码器倍频、辨向、计数的功能,旋转编码器为角度传感器以及步进电机为驱动的自平衡控制器设计的方法。整个系统利用Quartus编程软件仿真分析正确,硬件实验平台验证该系统运行稳定、测量准确。