基于SoPC的CCD驱动和数据采集

本文介绍了一种基于SoPC技术的线阵CCD驱动,并以线阵CCD TCD1500C为例,探讨了该技术的特点和优势。由实验结果可知:该驱动电路功耗小、成本低、抗干扰能力强、适应与工程小型化的要求,并且由实验给出了电路原理图和FPGA电路的时序仿真波形。     

基于SoPC的嵌入式Linux设备驱动程序的实现

SoPC是一个片上可编程系统，其外设一般都需要定制，因此在SoPC嵌入式系统中最重要的任务就是编写设备驱动程序．文章给出了基于SoPC平台的μClinux设备驱动程序的设计方法．详细说明了驱动程序与内核的接口、驱动程序与系统引导的接口和驱动程序与设备的接口，设计并实现了一个字符设备驱动程序的编写实例．     

基于FPGA的IP仿真验证平台

IP（集成电路知识产权芯核）的仿真和硬件验证是IP开发中不可缺少的环节．文中基于FPGA（现场可编程门阵列）开发了一个IP仿真验证平台,并使用PCI（外部设备互连）总线来测试IP．用户只要将自已设计的IP插入所开发的仿真验证平台,就可以方便地对IP进行测试．文中还对所设计的平台进行了软件仿真,以验证其功能,并在载有Xilinx Spartan-3 600E FPGA的PCI插卡上进行上板调试．结果表明,所建立的基于FPGA的IP仿真验证平台可以对IP进行有效的仿真和验证,并具有良好的稳定性和实用价值．     

八位RISC微控制器IP核的设计研究

分析了RISC系统结构、指令系统和系统时序,对精简指令集MCU IP核进行了顶层功能和结构的定义与划分,建立了一个可行有效的RISC MCUIP核模型,并且采用IP核重用技术对各个模块进行了设计描述。通过利用多种EDA工具可以对整个系统进行了仿真验证,结果表明：所设计的MCU IP核能够准确无误的执行所有指令,并且达到了PIC16C5系列MCU的性能要求。     

一种可重用于不同总线的验证IP的方法

随着市场压力逐渐增大,设计验证的效率已经成为芯片设计领域中关注的焦点之一。传统的设计验证方法已经很难满足当前对芯片设计的要求,本文提出了一种综合了多种验证方法的可重用于不同总线的验证IP的方法来提高对IP设计验证的效率。     

基于FPGA的对象存储控制器的关键技术

研究了对象存储控制器的关键技术.基于交换式片内总线,使用Nios Ⅱ处理器,设计了高速对象存储控制器;基于可编程片上系统技术,用硬件描述语言实现光纤通道底层协议;基于实时操作系统,在软件层实现面向对象存储协议.以循环冗余校验算法的优化与8 bit/10 bit编码游程值计算的优化为例,描述了通过逻辑优化得到更高频率和提高系统性能的方法,并通过软件仿真分析了优化结果.仿真结果表明,优化后的算法逻辑正确且性能大大提高.     

基于国产FPGA的星载Nor Flash控制器设计与验证

为满足航天星载存储系统进一步提高数据传输速率和系统可靠性,降低定制成本等需求,设计了一款基于国产宇航级可编程逻辑门阵列(field programmable gata array,FPGA)的Nor Flash控制器.该控制器针对Nor Flash编程和擦除操作速度较慢等问题,采用了解锁省略策略与增设写入缓冲器编程算法...     

基于现场可编程门阵列的高速光纤通信的实现

介绍了一种在现场可编程门阵列（Field Programmable Gate Array，FPGA）平台上实现光纤通讯的方法．利用Xilinx的EDK（Embedded Development Kit）开发包和Virtex-ⅡPro内部包含的Power PC硬核搭建起内部系统，然后利用Aurora IP核、高速串行收发器Rocket IO和SFP光模块实现高速串行光纤通信，并通过OPB-PCI桥实现系统和主机之间的数据传送．结果表明，这种实现方法简单、快捷、可靠，并且可以方便地实现数据的片上处理，具有很强的灵活性和可扩展能力，作为高速通信和数据处理的片上系统平台有良好的应用前景．     

基于Nios Ⅱ软核处理器的通信信号源SOPC设计

介绍了SOPC及NiosII嵌入式软核处理器的概念和优势。详细论述了SOPC系统的架构、设计框图以及全数字信号发生器和调制器的原理和结构。给出了一个基于NiosII嵌入式软核处理器和大量自定义IPcore的多功能全数字通信信号源的SOPC设计实例,并给出了详细的测试结果。     

高效验证平台在TD-SCDMA终端芯片功能验证中的应用

介绍了基于事务级验证的验证方法学(RVM)和覆盖率驱动技术,以及如何将RVM方法学和覆盖率驱动技术结合而搭建高效的验证平台,并详细分析了使用此验证平台对TD-SCDMA终端芯片进行完备和高效的RTL级功能验证.此验证平台比传统验证平台在效率上大大提高,有效地缩短了SoC芯片模块级和系统级的验证时间,缩短了3 SoC芯片的开发周期.     

基于FPGA的光纤通道适配器研究

基于现场可编程门阵列(FPGA)的定制的光纤通道适配器,提出了其设计思路和系统结构.依据光纤通道的协议处理需求进行了软硬件功能划分,在此基础上论述了硬件部分与固件部分的设计与实现.系统采用软硬件协同设计开发模型,硬件实现FC(fibre channel)协议中的FC0,FC1及FC2层部分功能,固件实现FC2层,FCP(fibre channel protocol for SCSI)层、登陆与发现和资源管理功能.固件各功能模块间通过队列进行通信,同时采用了集中的事务管理机制,对事务进行集中管理、定时处理.通过与光纤通道适配器产品互连调试验证了其软硬件功能符合协议标准,能正常运行.     

基于IP协议的FPGA万兆可靠互联通信设计与实现

近年来, 云计算和大数据处理迅猛发展, 现场可编程门阵列(field programmable gate array, FPGA)由于拥有独特的并行处理能力, 已在大数据处理中得到广泛应用. 而通信网络的好坏会直接影响大数据处理的性能, 基于此提出一种基于IP协议的FPGA万兆可靠保序互联通信系统, 基于三指针环形缓冲池以及并行序号管理实现线速万兆数据通信, 利用硬件超时重传机制实现可靠数据通信. 该系统与用户接口采用先进先出(first in first out, FIFO)队列方式, 接口简单; 采用IP协议进行通信, 使得通信协议开销较小, 具有良好的系统扩展性; 实际传输速率可达9.33 Gbit/s.     

基于FPGA的数字认证相机设计

提出了一种基于图像半脆弱水印的数字认证相机模型,并在FPGA平台上予以实现。水印算法根据图像DCT系数在JPEG压缩过程中的两个不变特性进行设计,可以抵抗一定程度的JPEG压缩,同时检测恶意篡改并定位。模型的硬件结构在DE2-70+TRDB-D5M+LTM的FPGA多媒体开发平台上进行了设计实现,水印信息可伴随图像的采集过程实时生成和嵌入,从而在图像获取的源头保证了其可认证性。     

基于SOPC与乒乓存储的车载信息终端设计

为满足车载显示设备低成本、 小体积、 高性能以及高可靠性的要求, 提出了一种基于片上可编程系统SOPC(System On a Programmable Chip)和乒乓存储显示技术的车载信息终端设计。以现场可编程门阵列FPGA(Field Programmable Gate Array)作为硬件载体, 构建了基于PowerPC软处理器的液晶显示器LCD(Liquid Crystal Display)控制单元, 并以电子控制单元ECU(Electronic Control Unit)的形式接入到汽车自动控制系统中, 形成具有汽车状态的监测与存储功能的人机交互系统。对系统进行了时序与功能仿真, 并通过了硬件平台的测试。实验数据表明, 该系统可以实时显示行车信息并提供流畅的视觉体验。     

基于FPGA的SPI接口Flash控制器设计及其在存储配置数据中的应用

针对现场可编程门阵列(FPGA)丰富的逻辑资源及产生精确时序的能力,给出一种基于FPGA的SPI控制器的设计方法.可方便地对SPI flash进行读写、擦除等操作,从而能快速、准确地存储数据.在SPI控制器设计过程中使用Modelsim进行仿真验证,并用VHDL硬件描述语言进行编程,下载到FPGA开发板上进行测试,对SPI接口flash进行操作,证明了系统设计方法的正确性和可靠性,该方法对flash存储控制系统的设计具有普遍适用性,实现了对以FPGA为控制核心的系统数据长时间存储.     

基于Verilog HDL语言的全自动洗衣机控制器的设计与仿真

介绍了基于Verilog HDL语言的全自动洗衣机控制系统的设计与仿真.分析洗衣机每个洗衣步骤,抽象出加水、洗涤、漂洗、甩干等状态,建立有限状态机,并确定状态机的状态转换条件和输入输出信号;利用Verilog HDL硬件描述语言进行模块代码开发设计;通过QuartersⅡ软件和Modelsim软件进行编译和仿真,产生相应的仿真波形,以直观的形式辅佐结论.利用现场可编程门阵列(Field Programmable Gate Array,FPGA)教学实验箱进行功能验证,结果证明所设计的洗衣机控制器能够实现洗衣过程的自动控制,具有很强的实用性.     

LMS自适应滤波器及DSP-Builder实现

在研究LMS自适应滤波理论的基础上,建立LMS自适应滤波器的数学模型,利用MATLAB中DSP-Builder库设计了一种LMS自适应音频滤波器,并用FPGA实现。实验结果表明选择合适的步长因子有助于改善滤波器性能,可实现对音频信号的自适应滤波。     

An efficient algorithm and FPGA implementation of video luminance transient improvement

<正> In this paper,a high-performance and low-complexity luminance transient improvement (LTI) algorithmis proposed and efficiently implemented on field programmable gate array (FPGA) devices,whichcan be widely used to enhance the sharpness of digital video.The proposed algorithm generates the correctionsignal by using the difference of the outputs of two Gaussian filters with different variances,andthen modulates the correction signal adaptively according to the local contrast information of video frames.A 2-D min/max nonlinear filter is employed to suppress overshoots around edges.The proposed algorithmis thoroughly confirmed by experiments and compared with other algorithms on images,which producessteeper edges and better visual quality while suppressing noise and artifacts.And the hardware architecturesuitable for FPGA implementation is optimized based on the property of the algorithm and proves tobe effective and efficient in many respects,such as resource consumption,performance and reconfigurability.The specific implementation details on both Xilinx and Altera FPGA devices are also described inthis paper.     

基于Nios红外图像实时非均匀性校正研究

针对红外成像系统在图像处理中所涉及的数据量大,实时处理难于实现的特点,运用Altera公司SOPC-Nios嵌入式软核心处理器技术,提出一种利用FPGA硬件实现红外焦平面阵列实时非均匀性两点校正的方法.该方法针对非均匀性校正关键的内部循环和耗时算法,创建Nios嵌入式处理器的定制指令,将复杂的顺序指令简化为硬件实现的单指令,用硬件实现校正算法,极大地提高了系统的处理速度和性能,有效地解决了红外成像技术中实时性难题.