一种基于NAND FLASH的FAT文件系统的研究与实现

在研究NAND FLASH结构及特性的基础上,对NAND FLASH之上的FAT文件系统的实现进行了探讨,并运用了磨损均衡算法及坏块管理机制以延长FLASH的稳定性和使用寿命．实验结果表明,该系统具有较强的可靠性,所采用的磨损均衡算法及坏块管理机制简便有效．     

NAND FLASH的数据管理方法

本文分析介绍了NAND FLASH的数据管理方法。针对NAND FLASH的固有特性提出其数据管理方法解决数据存取问题，并提高NAND FLASH读写速度、使用寿命和可靠性。     

基于FAT文件系统的FLASH管理方案设计

嵌入式系统具有安全性高、可靠性强、资源紧缺等特点，如何在有限的资源下设计一套安全可靠的FLASH文件系统已经成为嵌入式系统中非常重要的一环。目前FLASH文件系统多种多样，但大多对资源需求比较高，而且缺乏通用性，即大多只支持一类FLASH介质，而随着半导体行业的发展，FLASH种类越来越多，指标参数各不相同，再加上嵌入式系统的最大特点：资源紧缺，尤其在飞速发展的SOC系统中，使得对FLASH文件系统提出了新的要求。本文针对标准的FAT文件系统，设计了一套FLASH管理方案，为文件系统提供了类磁盘的操作接口，并且实现了不依赖于FLASH介质、提供掉电保护、坏块管理、磨损均衡等功能，对RAM需求非常之小的解决方案。整个方案原理清晰，结构简单，可灵活配置。     

应用FLASH闪存的动态参数记录仪设计

本文介绍了大容量闪存在参数记录仪中的应用。在简单介绍参数记录仪的基础上详细描述了K9F1G08UOA芯片的结构特点及主要功能,通过运用单片机AT90S8515及CPLD对闪存K9F1G08UOA进行控制,实现了对闪存的读取、编程、擦除的操作．完成了数据的实时记录、数据采集等功能,使得该记录仪具有容量大、低功耗、集成度高等优点,在未来有更好的发展前景。     

基于FPGA的图像数据缓存控制器设计

介绍了SDRAM存储器的工作原理及其特点,给出了以大规模可编程逻辑器件FPGA为核心、SDRAM为缓存的高速图像数据缓存控制器的设计.该控制器实现了对SDRAM接口以及读写FIFO的时序控制,并通过在SDRAM存储器内部切换帧的方法大大提高了图像数据的传输效率.     

基于DSP的NAND FLASH芯片控制实现

介绍了通过TMS320F2812对NAND FLASH芯片进行控制的一种方式,并以K9K8G08U0B为例,通过C语言对其进行功能实现,针对NAND FLASH本身的结构特性导致操作复杂并存在固有坏块等特点,提出一种对NAND FLASH进行读写操作,擦除操作,坏块检测处理操作等主要操作的方法.该方法已经应用于实际项目中,经检验可以有效避免坏块影响,对NAND FLASH的读写问题可以提供基础和一定支持.     

一种在固态硬盘中提升闪存随机写入性能的缓存管理策略

基于闪存的固态存储设备业已成为移动设备最重要的存储材料,并逐渐开始在高端桌面系统中取代硬盘。然而,桌面环境具有更复杂的应用需求,闪存相对较差的随机写入性能会在实际应用中产生一些问题。本文提出一种新颖的写缓冲区管理方案,显著提高了闪存存储器的随机写入性能。     

一种基于双窗口的NAND闪存缓冲区管理算法

为提升NAND闪存使用寿命和存储性能,提出了一种基于双窗口的NAND闪存区管理算法DW-LRU。DW-LRU算法利用4个LRU链表来捕获访问次数和冷热特征,且根据访问新近度将页面分为了6类:冷干净页面、冷脏页面、旧热干净页面、非旧热干净页面、旧热脏页面、非旧热脏页面。算法在冷干净LRU链表上设置了一个静态窗口,避免最近写入缓存区中的冷干净页面被频繁置换出;在热脏LRU链表上设置了一个动态窗口,用来处理长时间没被访问的热脏页面。实验结果表明:与LRU、LRU-WSR、PR-LRU算法相比,DW-LRU算法缓冲区命中率平均提升了16.8%、12.3%、2.8%。DW-LRU算法可以提高缓冲区命中率,减少闪存写操作次数和算法运行时间。     

基于NAND型FLASH的双备份固态存储系统

设计了一种以NAND型FLASH为存储核心的高速、大容量数据双备份存储系统,实现了对高速遥测数据的采集及实时可靠存储。采用模块化的设计思想,以现场可编程门阵列(FPGA)作为主控芯片,将采集的遥测数据进行高频消抖后,送入双FLASH并行存储;同时实现对FLASH的自断电保护。针对高速、高压、高冲击等各种高过载环境,对存储模块采用双筒灌封防护技术,有效保护了实验结果。从硬件电路及逻辑时序两个方面介绍了此存储系统,并给出了试验结果。     

一种基于RCRF+BCH算法的NAND FLASH纠错方案的FPGA设计与实现

针对可见光图像和红外图像的融合目标检测问题,提出了一种基于决策级融合的目标检测算法。通过建立带标注的数据集对YOLOv3网络进行重新训练,并在融合之前,利用训练好的YOLOv3网络对可见光图像和红外图像分别进行检测。在融合过程中,提出了一种新颖的检测融合算法,首先,保留只在可见光图像或只在红外图像中检测到的目标的准确结果;然后,对在可见光图像和红外图像中同时检测到的同一目标的准确结果进行加权融合;最后,将所得的检测结果进行合并,作为融合图像中所有对应目标的检测结果,进而实现基于决策级融合的快速目标检测。实验结果表明：各项指标在建立的数据集上均有较好的表现。所提算法的检测精度达到了84.07%,与单独检测可见光图像和红外图像的算法相比,检测精度分别提升了2.44%和21.89%,可以检测到更多的目标并且减少了误检目标的情况;与3种基于特征级图像融合的检测算法相比,算法的检测精度分别提升了4.5%,1.74%和3.42%。     

井下便携式数据记录仪的研制

针对煤矿井下对仪器仪表的防潮、防尘、防爆等苛刻条件,采用PC104主板,配以数采卡和大容量数据存储设备构成一个适合于井下使用的体积小、功耗低、存储容量大、转换速率高的井下便携式数据记录仪,并可以与计算机通讯完成数据转移存储。     

基于FPGA的蓝牙跳频模块的研制

在讨论蓝牙跳频算法的基础上,用VHDL语言对蓝牙核心跳频模块进行软件仿真和硬件测试,进一步验证仿真结果,并对跳频序列的结果进行相关度分析.仿真结果和实验数据表明,采用该模块得到的跳频序列均匀性和随机性均较好,能满足实际应用的需要.     

FPGA数据传输模块设计

采用FPGA模块对GPS、便携打印机和串口数据进行处理,并介绍如何设计FPGA和不同外设之间进行数据传输.同时,在RTL编码中,编写使综合与布局布线效果更佳的代码.     

基于FPGA的纸币图像采集系统设计

为实现清分机对纸币图像快速准确地采集,提出了一种基于FPGA的图像采集系统设计.系统由CIS采集模块、A/D转换模块和FPGA与DSP之间数据传输缓存模块组成.讨论了采集系统的结构和FPGA对于各模块的逻辑控制过程.这种设计具有功能集成、实现简单和修改方便等优点,能得到满意的图像结果.     

环境实时监测中基于PCI总线的数据采集系统的应用

设计一个基于PCI总线进行高速数据采集的环境实时监测系统,该系统利用S5933的FIFO实现高速数据采集,最大限度利用PCI总线的带宽和其高速传输能力.采集的数据以DMA方式直接存入指定的主机存储区,在这过程中不需要CPU干预,提高了CPU的效率.     

极小嵌入式系统中闪存转换层的设计与实现

为解决极小嵌入式系统中大数据量的存储问题,在对嵌入式设备广泛采用的NAND Flash的特点进行深入研究的基础上,设计了一种极小嵌入式设备NAND Flash存储系统的解决方案.说明了其系统分层结构和功能用途,详细阐述了闪存转换层中地址映射、纠错、坏块管理、磨损均衡及垃圾收集等算法的设计与实现,并在STM32微控制器上实现了NAND Flash的驱动和管理,验证了设计的可行性和有效性.     

基于非易失性存储阵列的实时数据记录卡设计

针对遥测领域记录器出现的容量有限、连续记录速率慢和掉电再上电传输中断问题,设计了一种基于现场可编程门阵列(field-programmable gate array,FPGA)和非易失性存储芯片的实时数据记录卡。首先介绍了NAND Flash(NAND闪存)存储芯片的结构,通过有效的坏块管理、ECC(error checking and correcting)校验和掉电信息保存法,减小了系统资源利用率,实现了实时数据的高速存储以及掉电续传,同时利用MATLAB 2016对回读的数据进行了分析。实验结果表明:记录卡达到了系统要求,实际记录速率250 MB/s,回读速率30 MB/s,记录容量达到64 GB。在现代数据实时存储记录系统中有很好的应用前景。     

无人机载数据记录仪软件的实时性分析与优化

为了给飞行安全、 维护管理以及训练提供重要数据保障, 设计了无人机载数据记录仪, 对该记录仪软件的实时性进行了研究。对影响数据记录仪软件实时性的因素进行分析, 根据所需记录数据的帧长度及中断频率得到数据记录仪对中断响应延时的要求; 利用软件设置GPO（General Purpose Output）翻转, 结合示波器测得存储单元在不同寻址方式下的响应时间延时; 再根据寻址响应延时及乒乓缓存深度关系得到最优记录模式。通过搭建测试平台对优化前后的数据记录仪软件进行测试。结果表明, 优化后的数据记录仪最短中断响应时间间隔为56 μs。该数据记录仪能实时记录所有中断源数据, 丢帧率为0, 满足无人机对数据记录仪的高实时性要求。     

基于FPGA控制的NAND Flash存储设计

摘要：为实现大容量存储电路的设计,以FPGA作为控制核心,Flash作为存储芯片,采用组合指令的设计方法,提高控制指令的可靠性,并对其进行有限状态机检测,最大限度防止无效指令;针对存储芯片坏块问题,建立一种快速实时更新的无效块地址列表,将所有无效块地址存储在FPGA内部RAM中,通过地址对比,实现数据的可靠存储。该设计具有一定的通用性,可以扩展到所有类似Flash存储系统中,对其它的电路具有一定的借鉴意义。     

基于FPGA逻辑分析仪的设计

20世纪70年代以来,伴随计算机技术、大规模集成电路、可编程逻辑器件、高速数据信号处理器的迅猛发展,各种数字系统的设计、开发、检测任务越来越多,也越来越复杂了。数字电路系统所处理的信息都是用离散的二进制来表示,常用“1”来表示高电平,“0”表示低电平,多个二进制位的组合构成一个数据,我们称这一领域是数据域;该领域测试技术即被称为数据域测试技术,简称数据域测试。