基于DSP和FPGA摆线齿轮测量仪数据采集系统的设计

由于摆线齿轮在减速机方面应用比较广泛,它的几何精度直接影响着减速机的性能,对此采用极坐标法测量原理,设计了基于DSP和FPGA的摆线齿轮测量仪的数据采集系统,实现了对摆线齿轮的齿廓进行高效率、连续自动跟踪测量.系统要求采集两路光栅信号,一路模拟信号,以位置模式控制电机的运动,采用USB通讯的方式和上位机进行通讯.随着大规模可编程器件的发展,采用DSP+FPGA结构的信号处理系统显示出其优越性.     

基于FPGA的多路温度测量系统

讨论了一种以FPGA为核心的多路温度测量系统、该系统能进行单路定时和多路循环温度测量;以及测量数据的存储和异步传送;并具有高集成度、高速和高可靠性的特点.     

FPGA的可靠时钟设计方案

对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.     

带有区间时滞的不确定系统的稳定性分析

研究了带有区间时滞的不确定系统的稳定性问题.通过在Lyapunov函数的构造中引入三重积分,得到了新的稳定性结论.由于避免了常规方法中自由权矩阵的使用,因此极大的减轻了计算负担.     

基于FPGA的智能照明控制系统的设计与分析

使用高性能的可编程FPGA作为控制芯片,以FPGA为核心控制,设计PWM信号输出模块、键盘输入模块、传感器模块、遥控输入模块,分别完成LED调光功能、键盘控制功能、传感器检测功能、遥控控制功能,通过软件实现功能的仿真.     

任意阶 LMSTDE 算法的 FPGA结构化设计

提出了一种任意阶基于最小均方误差（LMS）白适应时延估计（LMSTDE）算法的现场可编程逻辑门阵列（FPGA）结构化设计方法．将原有的低阶次LMSTDE算法中速度受限的顺序迭代运算优化为只包含误差更新和权系数更新操作的全并行乘／加运算,并进一步分离为不依赖于阶次变量的功能运算单元,最后将软件设计中的结构化方法运用到FP...     

一种高速FPGA配置电路设计

针对当前FPGA芯片编程下载(配置)电路结构上的不足导致位流下载回读吞吐率较低问题,设计了一种流水线编程下载电路结构,将位流下载分两级流水线并行实施,第一级通过快速解析位流的指令集实现数据包的分拆,第二级将解析出的数据包送达内部编程点相应的字线与位线.采用与电路结构兼容的32位并行CRC32技术校验下载位流,以增强位流下载可靠性,并采用帧ECC电路对回读位流进行单比特纠错与多比特检错(SECDED).验证结果表明,该设计在内部振荡器频率为150MHz的情况下外部配置端口的最高吞吐率为3 680Mbps,在内部振荡器频率为200MHz的情况下最高吞吐率为4 896Mbps.     

CDMA手机卷积码编码器的设计与FPGA的实现

阐述了卷积编码的原理和CDMA手机卷积码编码器。在MAX PLUS2软件平台上,给出了利用现场可编程门阵列器件设计的卷积码编码器电路,并进行了编译和波形仿真。综合后下载到可编程器件EPF10K10LC84-3中,测试结果表明,达到了预期的设计要求。     

SAA7111A芯片在视频图像处理FPGA设计中的应用

信息化产业的迅速发展促使视频图像处理技术广泛应用于各种领域,Philips公司生产的增强型视频输入处理芯片SAA7111A在图像处理前端实现了AD转换和解码的功能,该文介绍了该芯片的功能,并给出利用该芯片实现视频图像处理功能的FPGA板的软硬件设计方法。     

基于FPGA的GPS信号采集及网络传输

基于NiosII软核处理器和Altera的FPGA芯片技术,以SOPC技术为实现手段,对GPS中频信号的采集和网络传输进行了研究与设计。用FPGA硬件逻辑资源实现了ADC的控制和数据量化,量化后的数据通过两个乒乓操作的双口RAM进行缓存。自定制双口RAM的读取组件,以实现信号采集模块与SOPC系统的对接。为了提高系统的工作效率,由DMA控制器完成数据的搬移。利用以太网控制器LAN91C111设计了基于NiosⅡ的以太网通信接口,实现了数据的网络传输。     

基于ARM与FPGA的数字通信实验系统设计与实现

文中以通信信号处理、专用集成电路设计、嵌入式系统开发等为基础,设计并实现了基于ARM与现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的数字通信综合实验系统,开发了大量通信类专用信号处理电路设计实验资源。以QPSK调制解调器设计实验为例,展示了该实验系统平台上的实验过程及思路。数字通信实验系统资源丰富,设计思路新颖,涵盖知识面广,实验内容灵活创新,增强了学生的创新意识,开拓了学生的专业视野,提高了学生的实践能力,使学生更全面地掌握面向实际应用的通信专业技术知识和项目开发流程。     

飞机座舱图形显示加速系统设计及FPGA实现

提出一种飞机座舱综合显示系统中基于现场可编程门阵列(FPGA)的2D图形硬件加速引擎设计方案,将图形分解为一系列基本的点和水平线输出.为避免图形加速引擎直接对SDRAM的零碎操作导致的存储器操作瓶颈,引入图形缓存机制,并根据图形像素的存储特点,提出远区域优先(FAF)图形缓存页面淘汰算法.讨论图形加速引擎内部各模块的逻辑结构及其逻辑设计,在对模块进行波形仿真的基础上,实现系统级仿真结果的可视化验证.仿真及实际应用结果表明,所提出的图形加速引擎提高了图形显示性能,满足当前飞机中对2D图形实时显示及飞控系统的可靠性要求.     

实时车牌识别边缘系统设计及FPGA实现

为解决边缘设备端车牌识别系统适应性差和识别率低的问题,提出一种基于深度学习处理单元(DPU)的车牌识别系统设计方法.该方法首先将车牌识别网络进行改造使其可在DPU上运行,并通过压缩与激励(SE)模块组合优化神经网络识别率.将DPU部署在现场可编程门阵列(FPGA)上,调用神经网络对视频图像进行车牌识别,设计出可兼顾新能源车牌的车牌识别系统.实验结果表明,以大规模数据集作为图像输入,车牌识别系统的平均识别准确率可达94.1%,运行速率可达4 ms.     

基于FPGA的卷积神经网络加速系统

以在现场可编程门阵列(FPGA)上部署卷积神经网络为背景,提出了卷积神经网络在硬件上进行并行加速的方案.主要是通过分析卷积神经网络的结构特点,对数据的存储、读取、搬移以流水式的方式进行,对卷积神经网络中的每一层内的卷积运算单元进行展开,加速乘加操作. 基于FPGA特有的并行化结构和流水线的处理方式可以很好地提升运算效率,从对ciafr-10数据集的物体分类结果看,在不损失正确率的前提下,当时钟工作在800 MHz时,相较于中端的Intel处理器,可实现4倍左右的加速.卷积神经网络通过循环展开并行处理以及多级流水线的处理方式,可以加速卷积神经网络的前向传播,适合于实际工程任务中的需要.     

FPGA实现全彩色OLED动态视频显示控制

在分析有机电致发光显示器(OLED)显示方法和灰度实现方式的基础上提出了基于四分场的数字灰度方案.介绍了如何采用FPGA实现OLED视频显示控制电路的方法,分析了电路中各个模块的作用及整个电路的工作过程,并给出了仿真和电路测试结果.采用无间隔显示法实现16级灰度显示,使用FPGA由硬件描述语言(VerilogHDL)设计了控制电路,从DVI接口获取动态图像,并将LCD的驱动IC用于驱动AM-OLED,最后成功获得了能实时动态显示的5.1cm(2英寸)120×(160×3)全彩色AM-DLED显示屏显示,图像质量较好.     

ALTERA FPGA 在LED显示屏控制中的应用

高度集成的现场可编程门阵列,在数字控制系统设计中可以用编写软件的方法来实现硬件功能,且具有电路简单、应用方便等优点。介绍了ALTERA公司的FLEX10K系列芯片及其在LED显示屏控制系统中的应用。     

直扩系统中匹配滤波器的FPGA实现及优化设计

数字匹配滤波器也称作数字相关器,文章介绍了数字匹配滤波器在FPGA上的实现方式,对于卫星通信等领域中要求的匹配长度较长而导致的器件消耗增大,讨论了资源优化的途径,并对比2种优化方式,给出了经改进后的逻辑复用的FIR结构;综合结果表明,该结构能有效地节省器件的消耗。     

超短波跳频电台同步系统的FPGA实现

采用FPGA实现了超短波跳频电台同步系统中的相关检测及位同步系统.与传统方式相比,提高了系统的检测速度和可靠性,有效地减小了虚检和误检率,比特同步精度小于 F/16,实现了同步系统的跟踪调整.系统设计是在电子设计自动化软件平台上使用VHDL语言进行硬件描述实现的,使得硬件升级实现软件化.     

Implementing kinematics computation in FPGA co-processor for a 6-DOF space manipulator

Based on the coordinate rotation digital computer(CORDIC)algorithm,the high-speed kinematicscalculation for a six degree of freedom(DOF)space manipulator is implemented in a field programmablegate array(FPGA)co-processor.A pipeline architecture is adopted to reduce the complexity and time-consumption of the kinematics calculation .The CORDIC soft-core and the CORDIC-based pipelined kine-matics calculation co-processor are described with the very-high-speed integrated circuit hardware descrip-tion langua...     

一种改进的Turbo码译码算法及其FPGA实现

为有效降低Turbo码在硬件实现时的译码复杂度并减少其存储资源消耗,将现有Turbo码译码算法中Log-MAP算法和Max-Log-MAP算法进行融合改进,提出一种适于并行计算的改进Max-Log-MAP算法,即在译码计算中间参数的过程中,只将具有多个输入变量的max*(·)运算简化为取最大值的max运算,而对具有2个输入变量的max*(·)运算进行精确计算. 仿真结果表明,改进Max-Log-MAP算法的复杂度可以接近Max-Log-MAP算法,而性能接近Log-MAP算法. 将采用新算法的Turbo码编译码器在现场可编程门阵列(FPGA)上实现,并应用于低轨卫星通信系统(LED)中的,能在保证Turbo编译码优异性能的同时,获得较低复杂度和较低资源消耗,有利于减小卫星手持通信终端的体积,降低功耗.