硅赝异质结双极晶体管的电学参数性能分析

具有重掺杂基区和中等掺杂发射区的硅赝异质结双极晶体管，其能带结构类似于真实异质结双极晶体管的能带结构。本文研究了硅赝质结双极晶体管的电流增益，截止频率和基区电阻等电学参数性能及其与温度的关系。并指出了硅赝异质结双极晶体管在低温下应用的潜力。     

低温下晶体管击穿电压的温度特性与分析

本文给出了从２００Ｋ到１０Ｋ低温下，硅双极晶体管击穿电压随温度而变化的实验结果，建立了理论模型，并对实验结果作出合理解释     

低温下多孔硅电学性质研究

在低温下（10－300K）对多孔硅（Al/多孔硅／单晶硅结构）的I－U特性进行了测量,得到了I－U特性随温度的变化曲线,结果表明,低温下多孔硅的电阻率远大于单晶硅,当温度变化时,电阻率的变化不是单调的,其原因一是电流的主要输运机制随温度的降低发生变化,二是多孔硅中的缺陷态俘获载流子的能力随温度降低而变弱。     

多集电极横向晶体管电流增益的三维数值分析

本文叙述了用有限差法对多集电极横向晶体管电流增益进行三维数值分析。结果表明,如不采用N~ 埋层,但选用适当薄的外延层,使纵向注入衬底的电流增加和使基区复合电流减小,可以实现提高多集电极横向晶体管电流增益的目的。     

Si/Mo结构烧结应力随烧结温度的变化

提出了一种新的低温烧结硅/钼结构的方法.根据热弹性理论和复合材料层间应力理论,分析了不同烧结温度下硅/钼结构的层间应力情况,并采用红外光弹系统测量了硅片中的应力分布.实验结果表明,硅片中的应力分布随烧结温度的不同而不同,应力随烧结温度的降低而减小.将实验结果与理论结果进行比较,发现两者吻合较好,从而验证了理论分析的正确性.     

GaN HEMT高效功率放大器电路温度特性研究

研究了GaN HEMT开关功率放大器的交流电流和微波性能随温度的变化.研究结果表明,GaN HEMT的高温退化将导致开关功放工作电流及小信号增益(S_(21))随温度升高逐渐下降,其中GaN HEMT的电压与电容特性的温度变化和膝点电压的高温退化将影响开关功放输出阻抗匹配.在120℃时,开关功放大信号状态下的交流电流退化更明显;同时由于高温退化所导致的阻抗失配,功放的S_(21)增益和输出功率会进一步下降.     

集成运算放大器的零漂特性研究

为改进抑制零点漂移的技术,提出了利用一种新型的器件CBT来抑制零点漂移的方法,分析了CBT的电流增益在一定范围内基本上不随温度和工作电流变化的机理,给出了输出特性曲线与基区沟道宽度、时间及温度的关系。测试结果表明：改进后的集成运算放大器的失调电流随温度变化显著减小。输出特性曲线基本不随温度变化。该器件主要应用于军事及航天领域中的精密仪器及仪表中。     

Ge组分对Si_(1-x)Ge_x HBT反向击穿特性影响的研究

构建了一个SiGe异质结双极NPN晶体管的物理模型.在分析异质结双极晶体管工作机理的基础上,利用ISE_TCAD软件模拟了Si1-xGex中的Ge组分对器件反向击穿特性的影响.结果表明:在其他参数相同的情况下,增加Ge组分虽可增加晶体管的电流增益,但可导致晶体管的耐压降低,BVcbo、BVceo、BVebo等击穿电压均随x组分的增加而减少.本研究对利用软件实现器件的虚拟制造、以及设计中如何进行合理的组分剪裁从而获取综合性能的优化有一定意义.     

低能量氩离子束轰击改善双极型晶体管的噪声特性

在完成超高频小功率晶体管的芯片和上部铝电极的制备工艺后，采用低能量氩离子束轰击芯片背面，能有效地降低其高频及低频噪声系数、提高其特征频率和电流放大系数。实验结果表明，晶体管低频噪声系数的下降与硅-二氧化硅界面的界面态密度的减小有关，而其高频噪声系数的下降是特征频率和电流放大系数增加的结果。     

铁素体球墨铸铁低温冲击韧性

为了优化生产工艺,探究化学成分对低温冲击韧性影响规律,通过夏比冲击试验方法研究了3组铸态全铁素体球墨铸铁的低温冲击韧性,分析了硅、碳含量对低温冲击韧性影响及断口形貌。结果表明：3组试样中,冲击韧性随碳含量增多和硅含量降低而升高;冲击韧度值随着温度的降低而下降,-20℃下可以达到15.20 J,冲击韧度值在温度低于-40℃后变化不大,韧脆转变温度在-40℃以上。冲击断口形貌表明,随温度降低,球墨铸铁的断裂机制由韧性断裂转为韧脆混合断裂,最后变为脆性断裂。可见碳硅含量会对低温冲击韧性造成一定影响。     

多晶硅膜改善薄发射区晶闸管开通特性机理分析

本文通过建立发射区两区模型,对多晶硅膜改善薄发射区晶闸管开通特性的机理进行了分析,结果表明:基区注入的少子在多晶硅区运动受障碍导致等效薄发射极晶体管的电流增益提高;多晶硅膜的少子迁移率和寿命是提高电流增益的两个关键参数.管芯测试结果亦表明,由于多晶硅膜的作用,薄发射区晶闸管的开通特性并未因发射区很薄而受影响.     

静电放电作用下双极型硅半导体晶体管仿真分析

为了研究静电放电对双极型硅晶体管的损伤机理,针对典型的NPN结构的双极型晶体管,运用Medici仿真软件建立了器件的仿真模型。从器件内部电流、电势、电场强度和电流密度分布变化的分析出发,研究了在静电放电电磁脉冲作用下其内在损伤过程与机理。通过仿真分析,一方面验证了该类器件对ESD最敏感的端对为CB结,而不是EB结。另一方面发现ESD对该类器件的损伤主要是过热损伤模式,损伤机理为热二次击穿。但两者机理有所不同：对于高掺杂的发射结反偏时先是发生了齐纳击穿,而后发生雪崩击穿,属于软击穿;而低掺杂的集电结反偏时只是发生了雪崩击穿,属于硬击穿。     

低能量Ar~+背面轰击对晶体管电流放大系数和特征频率的影响

在制造硅ｎｐｎ型高频、超高频小功率晶体管管芯和形成铝电极后，用低能量氩离子束进行背面轰击，能显著增大晶体管的直、交流电流放大系数，提高特征频率和使击穿特性变硬。实验结果表明，上述参数的改善，是轰击后界面态密度减小和基区少数载流子寿命增长的结果，而且与轰击时间及束流密度有关。     

退火温度对ZnO薄膜晶体管电特性的影响

针对非晶硅和有机薄膜晶体管的低迁移率问题,以高纯Zn为靶材,反应磁控溅射沉积、且在不同温度下退火的ZnO薄膜作为半导体活性层,成功地制备出基于ZnO材料的薄膜晶体管(ZnO-TFT),研究了退火温度对ZnO -TFT电特性的影响.结果表明:ZnO- TFT的载流子迁移率随退火温度的升高而明显增大,700℃退火的样品迁移...     

多晶硅发射极锗硅合金基区HBT理论模型

对多晶硅发射极锗硅合金基区ＨＢＴ提出了一个理论模型，认为在多晶硅发射区和锗硅合金基区间存在一界面层。通过计算机模拟得到界面层的厚度取适当值时有利于增益的提高，但应降低界面态密度；随着基区中锗含量ｘ的增大增益相应增大，但由于界面态的作用，当ｘ增加到一定值时增益的提高变缓。     

A III-V nanowire channel on silicon for high-performance vertical transistors

Silicon transistors are expected to have new gate architectures, channel materials and switching mechanisms in ten years' time. The trend in transistor scaling has already led to a change in gate structure from two dimensions to three, used in fin field-effect transistors, to avoid problems inherent in miniaturization such as high off-state leakage current and the short-channel effect. At present, planar and fin architectures using III-V materials, specifically InGaAs, are being explored as alternative fast channels on silicon because of their high electron mobility and high-quality interface with gate dielectrics. The idea of surrounding-gate transistors, in which the gate is wrapped around a nanowire channel to provide the best possible electrostatic gate control, using InGaAs channels on silicon, however, has been less well investigated because of difficulties in integrating free-standing InGaAs nanostructures on silicon. Here we report the position-controlled growth of vertical InGaAs nanowires on silicon without any buffering technique and demonstrate surrounding-gate transistors using InGaAs nanowires and InGaAs/InP/InAlAs/InGaAs core-multishell nanowires as channels. Surrounding-gate transistors using core-multishell nanowire channels with a six-sided, high-electron-mobility transistor structure greatly enhance the on-state current and transconductance while keeping good gate controllability. These devices provide a route to making vertically oriented transistors for the next generation of field-effect transistors and may be useful as building blocks for wireless networks on silicon platforms.