基于ISD4004智能语音提示系统设计

智能语音提示系统是一种可对语音存储进行修改的语音提示器.设计一种用51系列单片机作控制器,对ISD4004系列语音芯片进行录、放音控制的方案.该方案硬件电路部分包含单片机控制语音电路、录/放音电路;软件部分为单片机控制主程序及录放音子程序.ISD4004所有操作由控制器的操作命令通过串行通信接口(SPI)送人.     

SoPC光纤通道控制器IP核的仿真验证

通过片上可编程系统(SoPC)设计方法构建光纤通道(FC)控制器,详细分析了硬件设计的功能模块图.FC控制器硬件集成了NIOS II处理器、DDR SDRAM控制器、flash控制器、定时器、串口和带Avalon接口的光纤通道接口逻辑,通过Avalon交换总线进行互连.采用自底向上的方法,分别从功能模块级、知识产权(IP)核级和系统级给出了FC控制器的仿真验证框架,并用Altera公司的Stratix GX系列现场可编程逻辑门电路(FPGA)进行了上板调试.验证结果表明,提出的仿真验证方案正确可行,能较好地完成验证任务.     

SPI总线用于双处理器通信的数据链路层设计及其实现

提出一种基于串行外设接口（serial peripheral interface,SPI）总线的双处理器间通信的数据链路层设计方法.该方法中的双向SPI总线具有占用引脚少(仅比SPI总线多一根线)、有完善的数据链路层协议控制的优点,能够保证数据透明地在双处理器之间进行传输.以一款带有显示单元的车身总线控制器为应用对象,采用ARM9和S12作为双处理器实现双向通信,并对这一通信方法的实现和应用情况进行描述.实验表明,采用该方法设计的协议比较完善,能够满足实际工程中的需求,对于其他SPI的应用也有很好的借鉴价值.     

基于FPGA的UART控制FLASH存储系统设计

为了解决测井数据文件的存储问题,提出了一种基于FPGA实现UART控制FLASH存储系统设计的方法。以FPGA作为核心控制器对系统结构进行了模块化分解以适应自顶向下的设计方法。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机实现了UART控制FLASH的读、写、擦除操作并给出了UART控制FLASH的数学模型,采用Spansion公司的S29AL016D系列FLASH结合FPGA和UART设计了接口电路。最后在Modelsim环境下进行仿真,验证了该存储系统设计的正确性和可靠性。     

FPGA被动并行配置控制器的研究与实现

为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法.由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题.该文给出了具体的硬件电路和软件模块的编程思路,通过仿真测试表明本设计的可行性.     

基于FPGA的高速图像数据存储系统

为满足高速全景图像的实时无损存储的需求,设计了基于现场可编程门阵列(field-programmable gate array,FPGA)的SATA阵列和TF卡阵列嵌入式存储系统。用2片FPGA作为控制器,分别负责全景图像的采集处理任务与存储传输任务,设计了8层PCB板级硬件系统并对高速数字信号线进行了细致的阻抗匹配,并设计了支持SD3.0协议的RTL级控制器。实际测试TF卡阵列存储平均速度为227.36 MB/s,峰值速度达293 MB/s,实现了数据的高速存储功能。     

基于FPGA的通用异步收发传输器控制FLASH存储系统设计

为了解决测井数据文件的存储问题,提出了一种基于FPGA实现通用异步收发传输器(UART)控制FLASH存储系统设计的方法。以FPGA作为核心控制器对系统结构进行了模块化分解,以适应自顶向下的设计方法。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机,实现了UART控制FLASH的读、写、擦除操作;并给出了UART控制FLASH的数学模型。采用Spansion公司的S29AL016D系列FLASH结合FPGA和UART设计了接口电路。最后在Modelsim环境下进行仿真,验证了该存储系统设计的正确性和可靠性。     

基于FPGA的高速大容量固态存储设备数据ECC的设计与实现

针对目前高速大容量固态存储设备中,影响数据存储可靠性的错"位"问题,设计和实现了一种基于FPGA的专用ECC (Error correction code)纠错方法.在读、写操作时分别对存储数据的行和列生成校验码,通过比较两次操作的校验码,对错"位"进行精确定位和纠错,纠错能力为1 bit/512 B.相比传统纠错算法,ECC纠错方法电路实现简洁,纠错能力强,易于硬件实现.实际运行结果表明,设计完全满足高速数据记录的需求,为大容量数据存储器的可靠性提供了重要保障.     

基于FPGA的PCIe SSD设计与实现

为满足大数据时代数据密集型应用日益增长的存储需求,设计与实现了一个高性能固态盘原型系统。该固态盘以闪存为存储介质,与主机通过PCIe接口进行通信,主控逻辑基于FPGA实现。在FPGA内部实现了PCIe接口模块、缓存控制器、闪存转换层和闪存控制器。介绍了PCIe接口、闪存转换层和闪存同步控制器等模块的设计与实现。测试结果表明,该固态盘原型系统写带宽达到2.6GB/s,读带宽达到2.93GB/s,读写IOPS(input/output operations per second)达到300 000,能够满足高带宽高吞吐率的存储需求。     

地震数据采集中基于FPGA的多DDR SDRAM控制器设计

实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数据的接收、乒乓缓存、数据拼接及时序转道序功能.最终系统仿真和测试结果表明,该控制器能够在133MHz频率上稳定运行,达到了预期的设计目标.     

基于W19B160B的存储技术在提花机龙头控制器中的应用

为了满足提花机控制器对存储系统的存储量大、所存数据的大小变化灵活、读写速度快,读写方便的要求,提出了一种基于存储芯片W19B160B的大容量Flash存储技术.其简便快捷的读写操作以及分段检索的存储方法,提高了系统读写花型文件的速度,存储空间利用率高.经厂家应用于生产后,证明采用此存储技术的控制器读写速度快,并且稳定可靠,有一定的市场应用前景.     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

FPGA内部时钟系统间的FIFO数据接口

在现场可编程逻辑芯片的设计过程中，不同模块之间的数据接口，尤其是不同时钟系统的各个模块之间的数据接口是系统设计的一个关键．用异步FIFO模块来实现接口，接口双方都在自己时钟的同步下进行工作，它们之间不需要互相握手，只需跟接口FIFO模块进行交互就可以了，即向接口FIFO模块中写入数据或从FIFO模块中读出数据．用这样一个缓冲FIFO模块实现FPGA内部不同时钟系统之间的数据接口，使设计变得非常简单和容易．所用的FIFO接口是XILINX公司提供的IP核，经过充分测试和优化，系统运行稳定，占用的FPGA内部资源也非常少。     

基于FPGA与PC/104总线的SPI接口设计

为满足嵌入式工业控制计算机通过PC/104总线实现对具有SPI接口的程控放大器控制的需要,在研究了PC/104总线和SPI总线通信协议的基础上,首先介绍了SPI总线和PC/104总线的结构和工作时序;提出基于FLASH架构FPGA芯片的PC/104总线转SPI总线接口设计方案,给出了SPI控制状态机的设计思路,并用ModelSim仿真软件进行了仿真验证,最后通过仿真和实验验证了设计方案的正确性和可行性.     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存; SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

基于FPGA的PCI接口控制器的设计与实现

本文提出了一种基于FPGA的PCI接口控制器的设计方案,重点叙述了PCI接口主模式控制器的原理与结构,分析了时序设计的要点,给出了典型的设计框图和注意事项.最后简要介绍了采用Windriver编写wdm驱动程序的方法.     

一种在片上系统中实现Nand Flash控制器的方法

NandFlash以其优越的特性和更高的性价比,在现代数码产品中得到了广泛的应用。在片上系统芯片中集成NandFlash控制器成为一种趋势。提出了在一款基于ARM7TDMICPUCORE的片上系统(SOC)芯片中的NandFlash控制器实现方案。通过直接内存存取(DMA)的数据传输方式,使得NandFlash的数据传输速率得到了一定提高,满足了实际应用的设计要求。该设计方法已通过了RTL级验证、FGPA验证,并在实际芯片的演示样机上得到了具体实现。