基于FPGA的信号发生器的设计

本文结合工程实际,介绍一种基于FPGA的信号发生器的软硬升实现方案。利用FPGA接口灵活、编程简单的特点,采用Altera的飓风系列cyclone可编程门阵列芯片和AD公司的AD7847（D／A转换器）,实现了信号发生器的设计,并针对工程设计容易出现的问题,给出了解决的思路。     

基于FPGA的FSK信号发生器的设计

介绍了FSK调制的理论基础,并且提出了一种基于现场可编辑门阵列(FPGA)和直接数字频率合成(DDS)技术的FSK数字调制系统硬件实现方法.总体设计采用了Xilinx FPGA为主控芯片并配合ISE和Model Sim等软件开发工具对整个系统进行设计、仿真和验证.本设计的实现方法简单新颖,系统可靠性高,同时可以将设计模块化,能较方便地移植用于其他基于FPGA的数字通信系统,具有可移植性好、适用性高的优点.     

基于FPGA的数字调制信号发生器设计

本文采用直接数字频率合成技术(DDS),根据通信系统中数字调制方式的理论基础,利用FPCA的DSP开发工具DSP Builder对基本DDS建模,并由该DDS模块实现数字调制信号2ASK、2FSK、2PSK,同时用ModelSim和QuartusⅡ进行功能仿真和时序仿真,仿真结果表明设计方法的正确性和实用性.     

基于DDS的LFM信号发生器的FPGA设计

直接数字频率合成技术DDS,在现代雷达信号波形产生中具有重要的地位。文章主要介绍了基于FPGA的DDS设计的基本原理、电路结构和设计优化方法;利用Altera公司Cyclone系列芯片采用线性插值法进行设计实现与仿真,并且很方便地实现线性调频信号(LFM)的产生;它具有较高的频率分辨率、频率转换速度快以及相位噪声低等优点。     

基于FPGA的雷达脉冲信号发生器的设计

随着电子对抗技术的发展,雷达的多样化对雷达信号分选设备的功能和性能提出了更高的要求,雷达脉冲信号发生器作为雷达系统的重要组成部分也同样面临着挑战.介绍了几种常见的雷达脉冲信号,并提出了一种基于FPGA的雷达多脉冲信号发生器设计方案.该脉冲发生器可以同时模拟多部非相参雷达脉冲信号,能够给分选设备提供更加真实的信号参数.采用FPGA技术不但能够大大缩短设计周期,便于硬件实现,而且系统的稳定性也比较高.本系统具有运行速度快、实现简单、体积小、成本低等优点,能够很好解决雷达多脉冲信号产生的技术难题.     

基于FPGA的正弦波PWM信号发生器的设计

采用Altera公司的Cyclone系列FPGA为数字平台,利用Quartus II6.0已有的模块在FPGA中设计出了PWM信号发生器,整个系统可以实现频率、幅度均可调的信号输出。在产生某一频率信号时,让采样脉冲的周期保持不变,在每一个采样周期内改变一次占空比,改变的规律按正弦表变化;在产生高低不同频率的信号时,为了降低对滤波电路的复杂度,采用插空法使得输出的PWM波频率恒定。经过验证,设计系统的输出信号具有以下特点:稳定性和平滑性均较好,相比传统的信号产生方式,具有较高的频率分辨率,且易于实现频率幅度的数控调制,输出信号频率在1 Hz～1 MHz可调。     

基于FPGA的DDS信号发生器内核的设计

本文简要介绍了直接数字频率合成（DDs）的组成及其工作原理,用单片FPGA实现直接数字频率合成技术（DDS）,产生稳幅正弦波、方波、三角波等波形,并在数字域实现了ASK、PSK调制信号,最后给出了波形信号发生器电路结构。     

一种基于FPGA的信号发生器设计实现

应用VHDL语言及QuartusII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具有结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。     

基于FPGA的北斗卫星导航信号发生器设计

设计了一种基于FPGA的北斗B1频点信号发生器,通过MATLAB对北斗B1频点的C/A码、D码及其被扩频后经过QPSK调制的卫星模拟信号分别进行了仿真,使用Verilog HDL描述了信号发生器,并使用ISE对设计进行综合实现,使用Modelsim对信号发生器内的模块进行仿真.实验结果验证了设计的正确性和可行性,为信号发生器的最终实现提供了强有力的支撑.     

基于FPGA的信号发生器按键LCD模块设计

本设计应用可编程逻辑器件FPGA,设计一个DDS信号发生器的频率字输入和波形与频率显示模块.采用多个按键输入频率,其中每个按键处理十进制频率中的一位数字的输入,同时使用累加方式算出相应的频率字.与大多数DDS信号发生器采用的FPGA＋单片机方案相比,既节省了成本又充分利用FPGA内部资源.     

基于FPGA的正弦信号发生器的设计与实现

本文使用直接数字频率合成器(DDS)设计和实现正弦信号发生器,并用VHDL硬件语言描述,以Altera Cyclone FPGA EP1C3T144C8作为硬件载体,配合锁相环和高速DAC TH5565芯片实现了正弦信号发生器.     

一种基于FPGA的DDS信号发生器的设计

随着可编程逻辑器件的不断发展,利用DDS技术原理在FPGA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比,具有成本低、在线更新、硬件开发软件化、操作灵活等优点.本文介绍了一种基于FPGA的DDS函数信号发生器设计,实现了输出100Hz～1MHz的正弦波、方波、三角波,频率设置等功能,具有一定的实用价值.     

基于FPGA的多功能正弦信号发生器

系统以FPGA和单片机为核心,辅以必要的模拟电路,构成了一个基于DDS技术的正弦信号发生器.其主要模块有正弦波生成、频率控制、幅度控制、D/A转换和后级处理以实现AM、FM、ASK、PSK、FSK等功能.各模块均通过VH DL语言编程在FPGA上实现;后级处理采用低通滤波器和功率放大电路来提高波形质量和负载能力,最终得到所要求的多功能正弦信号发生器,在现代通信中具有良好的使用性.     

基于FPGA的高精度正弦信号发生器设计与实现

地震数据采集系统自检时需要总谐波失真小于-106dB的高保真正弦信号,一般采用24位ΔΣ数模转换器来产生,关键技术是如何生成驱动ΔΣ数模转换器的位流。该文提出一种由正弦数据存储器、插值滤波器和ΔΣ调制器组成的位流生成器,重点介绍了插值滤波器和ΔΣ调制器的设计思路、仿真方法及其在现场可编程门阵列(FPGA)中借助DSP Builder工具实现的方法。实测结果表明:该位流生成器可以驱动一块ΔΣ数模转换器产生31.25Hz、峰峰值3.96V的高保真正弦信号,信噪比达到111.4dB,总谐波失真达到-121.0dB,满足地震数据采集系统自检的要求,并且具有结构简单、可编程和开发周期短的优势。     

基于FPGA的DDS调频信号发生器设计与实现

模拟调制系统中,总结起来有两种调频方法,直接调频法可以获得较大频率偏移,但频率稳定低,温漂时漂都比较大,间接调频法频率稳定高,但是电路十分复杂。针对上述传统模拟调频方法的不足,从信号调频基本原理出发进行理论推导,结合DDS技术基本工作原理进行设计,利用FPGA来实现DDS调频信号的产生。并着重介绍了DDS调频原理及电路实现过程,给出了FPGA设计的仿真和示波器测试图,整个电路硬件单元简单,稳定性好,实验结果表明该设计是有效的。     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

基于FPGA的有源电力滤波器PWM信号发生器的设计

针对有源电力滤波器(APF)对IGBT触发脉冲信号控制的较高要求,分析了PWM信号产生机理,基于QuartusII软件设计了一种全数字三相PWM信号发生器,给定脉宽信号经过调理与数字三角波信号比较,经过宽度可调的死区发生器信号处理后,产生六路PWM脉冲信号,经驱动保护信号调理电路控制相关IGBT的导通,达到抑制谐波、补偿无功电流的目的。给出了死区发生器程序。通过仿真实验,结果证实了设计的正确性和可行性。