抗解压缩/压缩攻击的MP3压缩域音频水印

充分结合MP3的编码特性,提出一种MP3压缩域的音频水印算法来对MP3音乐进行版权保护.在MP3压缩过程中,通过寻求m个能量较大的比例因子频带,然后分别修改每个频带中最大修正的离散余弦变换(modified discrete cosine transform,MDCT)系数的符号来进行水印的嵌入.在MP3解码过程中对水印信号进行提取,提取不需要原始载体.嵌入过程和编码过程同步完成,而提取过程和解码过程亦是同步完成.实验证明,该算法具有很好的听觉透明性和很强的鲁棒性,可以有效地抵抗攻击者对比特流解码后再重新压缩的攻击.     

MP3压缩域音频的数字水印算法

文章依据MP3音频文件的压缩原理及特点,提出了一种能够用于MP3音乐文件版权保护的数字水印算法.该算法通过与MP3编码与解码过程相结合,能够实现水印信息的实时提取,具有良好的感知透明性、较好的实时性和相对较低的计算复杂度.     

一种网络实时传送MP3数据流的嵌入式播放器解决方案

介绍了网络接口方案和MP3解码方案的选择,提出了一种嵌入式网络MP3实时播放器,并详细介绍了嵌入式播放器系统的设计和MP3解码芯片STA015的应用。     

低功耗高集成度MP3解码器IP核设计

针对MP3解码器IP核低功耗和高集成度的要求,对MP3的解码算法和硬件结构进行优化,并设计定制处理单元高效率地执行解码运算,同时引入门控时钟实现MP3解码器的分时工作,从而以极低的硬件代价和功耗完成了MP3解码器IP核设计。该IP核采用16.384 MHz系统工作时钟,共耗用33 088个逻辑门和33 004字节存储单元,以0.18μm 1P4M CMOS工艺成功流片。芯片测试结果表明,该IP核具有正确的MP3解码功能,音质良好,最大解码功耗不超过9 mW,逻辑电路所占硅片面积仅为0.37 mm2。     

基于AT76C113的MP3实时音频解码器的实现(简报)

0引言 随着越来越多的音乐在因特网上传和下载以及在便携式电子设备中存储,用一般的WAV和AIFF等宽带文件进行编码和传输已经很难满足要求.而MP3以其高压缩率和相对更高的音质赢得了消费者的青睐.现在市场上的MP3播放器大都采用一块MP3专用解码芯片来实现.随着微处理器芯片的处理能力不断提高,在主芯片性能允许的情况下,逐渐趋向于使用软件解码的方案来完成MP3的播放.这样既可以充分利用系统资源,也可以节省产品成本.本文使用ATMEL公司的多煤体芯片AT76C113,在此基础上介绍了实现MP3实时播放的软件解码方案.     

基于AT76C113的MP3实时音频解码器的实现

0引言 随着越来越多的音乐在因特网上传和下载以及在便携式电子设备中存储,用一般的WAV和AIFF等宽带文件进行编码和传输已经很难满足要求.而MP3以其高压缩率和相对更高的音质赢得了消费者的青睐.现在市场上的MP3播放器大都采用一块MP3专用解码芯片来实现.随着微处理器芯片的处理能力不断提高,在主芯片性能允许的情况下,逐渐趋向于使用软件解码的方案来完成MP3的播放.这样既可以充分利用系统资源,也可以节省产品成本.本文使用ATMEL公司的多煤体芯片AT76C113,在此基础上介绍了实现MP3实时播放的软件解码方案.     

MP3解码在数字信号处理芯片上的并行实现

由于MP3解码算法比较复杂,其中大多数运算是32位的运算,但是一些数字信号处理(DSP)芯片只支持16位的定点运算.为了在支持16位定点并行运算的数字信号处理(DSP)芯片上并行实现MP3解码程序,通过研究MP3定点解码程序中的运算特点和常用的支持16位定点并行运算的数字信号处理(DSP)芯片的特点,提出了MP3解码程序中32位的加法、减法和乘法运算在支持16位运算的DSP上的并行实现方法.实验表明,该算法充分利用了DSP芯片的并行功能,解码效果与参考C代码解码效果一致.     

基于LPC2131的SD卡MP3播放器的设计

利用PHILIPS公司的LPC2131微处理器和VLSI公司的VS1003音频解码芯片设计了一种采用SD卡作为存储介质的MP3播放器,实现了MP3播放器中播放单元与存储单元的分离,解决了MP3播放器内存容量受限的问题.     

基于SL811HS的U盘MP3播放器设计

本文提出了一种以U盘为存储介质的MP3播放器设计方案,并论述其软硬件设计方法。该方案采用ARM7处理器芯片S3C4480X,采用SL811HS作为USB主控芯片,将U盘中的MP3文件读取出来井进行播放,实现了MP3播放器中解码单元与存储单元的分离。     

基于嵌入式Linux与QT的MP3播放器的设计

本文讨论了一种基于嵌入式Linux与QT的MP3播放器的设计方法.系统完成了在Linux2.6下对语音解码芯片UDA1341、按键等驱动程序的编写.使用QT制作图形用户界面,利用开源的Madplay解码器对MP3文件进行软件解码,实现了播放和暂停、快进快退、上下曲、音量增减、显示歌曲状态信息等功能.该系统界面友好,功能完善.     

多制式音频解码关键模块的FPGA设计与验证

在分析音频解码标准MP3和AAC及其实现方案基础上,提出了基于FPGA的支持多制式的音频解码算法设计方案。将分步查表法引入霍夫曼解码,并提出了无乘法器的反量化变换及可兼容的IMDCT变换算法的FPGA实现方案。板上测试验证表明,该方案可准确完成多制式音频的解码,并提高解码速度与精度。     

基于Huffman编码的MP3隐写算法

针对MP3音频的编码特点,提出了基于Huffman码字替换原理的音频隐写算法。与以往的MP3隐写算法相比,该算法直接在MP3帧数据流中的Huffman码字上嵌入隐蔽信息,不需要局部解码,具有透明度高、嵌入量大、计算量小的特点。通过实验分析了算法的透明性、嵌入量、码字的统计特性等方面的特点。     

一种基于通用单片机的MP3播放器解决方案

讨论了一种基于通用单片机的MP3播放器解决方案。它采用Intel体系的8位单片机作为系统控制器，利用USB接13下载MP3歌曲，用Compact flash card存贮MP3文件。详细说明了控制器通过USB接口和上位机通讯，控制器和Compact flash card的接口设计，MP3解码芯片的STA013的使用，数字语音信号通过D／A转换器CS4334转换为模拟语音信号。由于采用的是通用的单片机实现的，该种MP3播放器可以很容易地移植到其它微控制器系统中，使设备兼具MP3播放功能的设备。     

基于四叉树的嵌入式平台Huffman解码优化

考虑到嵌入式设备资源的有限性,提出一种基于四叉树的Huffman解码优化算法.解码过程中,先将Huffman码表表示成四叉树结构,据此重建为一维数组,并充分利用数值计算代替判断与跳转操作.为测试本算法解码性能,将其应用于嵌入式MP3实时解码中,结果表明本算法内存损耗小,解码速率快,算法复杂度低,相比于其他优化算法,更适合应用于嵌入式设备中.     

基于DSP的MP3解码系统设计

基于DSP实现MP3解码系统的设计,采用高性能的立体声音频Codec芯片TLV320AIC23作为音频信号数模转换,DSP的两个McBSP与其连接,分别作为配置接口和音频数字接口,配置接口设置为SPI模式.USB与DSP接口实现MP3数据流与PC机之间的上传与下载,存取MP3文件方便,存储MP3文件的媒介选取大容量的存储设备CF卡,系统选用可编程逻辑器件CPLD控制USB及CF卡的读写和片选.实验证明该系统可以高质量完成MP3解码、播放.     

一种基于部分MP3编码原理的音频水印

提出一种可抵抗MP3编码的音频水印方案.此方案对原始的PCM音频进行部分MP3编码,通过调整相邻的一对量化MDCT系数的大小关系嵌入水印信息,然后进行局部MP3解码得到含水印的PCM信号.水印提取时不需原始信号,只要依次比较相应频带中相邻的一对MDCT系数的大小即可.由于水印算法考虑到MP3编码的性质,所以对MP3有优良的稳健性.实验表明该水印方案在隐蔽性和嵌入量方面也有很好的性能.     

MP3文件格式剖析

MP3的全称是MPEGAudioLayer-3。由于MP3具有压缩程度高、音质好的特点，所以MP3是目前最为流行的一种音乐件。章以国际标准化组织（ISO）和国际电工委员会（IEC）联合颁布的ISO／IEC11172－3（MPEG－1第三部分：音频）标准为依据，结合MP3的特点，详细剖析MP3件的格式结构。     

基于稀疏分解的分块图像压缩编码算法

以压缩感知理论为基础,将匹配追踪(Matching Pursuit,简称MP)算法运用到图像的压缩编码中.首先,阐述了原子库的构建方法,之后,采用分块感知压缩图像分解方法,降低了分解的运算复杂度,最后,针对传统MP算法编码率不高的问题,利用MP原子能量与位置分布特点,对原子系数和位置参数进行编码,并提出了MP原子编码方法.实验结果表明,采用分块感知压缩图像分解方法,能有效地降低稀疏分解的计算复杂度,其压缩编码方法在保持传统MP图像编码优势的前提下,能有效地提高编码性能和编码率,体现了稀疏分解较传统分解方法的优势.     

基于ARC700的MP3解码优化技术

ARC700是一种R ISC和DSP相结合的CPU体系结构,由于具有DSP结构和指令,在进行音频解码时具有较高的效率.针对FDM3000芯片,提出使用部分汇编和C语言结合的优化技术,可以在25MHz的CPU运行速率下实时解码MP3码流,实践证明该优化技术效果明显.     

基于Nios Ⅱ的IMDCT算法硬件加速器设计

为了提高MP3解码的运算速度,分解了IMDCT算法,基于NiosII软核设计了IMDCT算法的硬件结构,作为SOPC系统总线上一个硬件加速器模块进行解码.实验验证了硬件加速器的运算速度大约是软件运算速度的4.4倍.