基于TD-SCDMA的波形发生器中频率合成器的研究和设计

简单介绍了频率合成技术,利用Σ-Δ技术对分数频率合成器进行了研究和设计。该频率合成器主要的子单元电路包括Σ-Δ调制器、压控振荡器和环路滤波器。最后利用ADS软件对所设计的频率合成器进行了性能仿真,结果表明,本文设计的频率合成器可以满足88MHz～132MHz动态范围的高精度、高稳定度的时钟信号输出,并且通过算法能够实现88MHz～132MHz动态范围时钟信号的灵活切换。     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

一种测速测距频率合成器的设计

为了解决传统单频连续波只能测量车辆速度,不能测量车辆的距离的问题,给出了一种测速测距的频率合成器的设计方法。针对传统的调制连续波进行分析,采用小数N锁相器ADF4159设计了扫频频率合成器,输出频率范围为24GHz~24.2GHz的宽带频率信号。重点介绍元器件的选择和锁相电路的设计,并用ADIsim PLL软件进行频率合成器的优化。仿真结果验证了电路的可行性。     

L,S波段宽频带、低相噪混频锁相频率合成器

分析了宽频带、低相噪锁相频率合成器的设计方法,并给出宽频带、低相噪频率合成器的设计方案.采用分段混频分频PLL频率合成器,实现了基于大规模锁相集成芯片Q3236的宽带锁相频率合成器.其输出频率为1 000～2 160 MHz,频率步进20 MHz,相位噪声优于-98 dB/Hz(偏离载频1 kHz处),杂散抑制优于60 dB,输出功率Pm＞8 dB.测试结果表明,该设计有效地扩展了信号带宽,达到了极低的相位噪声.     

高速频率合成器的一种实现方法

介绍了高速频率合成器的一种实现方法和所设计的频率合成器工作频率的预置方法，并给出了系统框图和关键电路     

通信系统中小型化频率合成器设计

文章针对通信接收机小型化的要求提出了一种接收机频率源的设计思路,采用TSMC 0.18μm 1P6M混合信号工艺设计锁相环(phase locked loop,PLL)电路结构,设计了一种具有快速锁定时间、较宽频率调谐范围、低相位噪声的电荷泵锁相环(charge pump phase locked loop,CPPLL)。使用Cadence Spectre对电路进行仿真,电路整体具有在输入参考频率23～600 MHz之间产生1.92～2.62 GHz的时钟信号功能。在中心频率2.3 GHz、偏移载波频率10 MHz的情况下,敏感单元环形压控振荡器的相位噪声为-112.9 dBc/Hz。进行版图设计后,对电路进行验证,设计出小型化频率合成器芯片。     

数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

数字式双模锁相频率合成器的设计

介绍了一种数字式双模锁相环频率合成器的设计方法。该方法采用大规模集成锁相频率合成器芯片145152-2,高速双模分频器芯片MC12022,集成压控振荡器MC1648,集成运放OP07构成锁相式频率合成器电路,该电路具有结构简单,成本低,频率分辨率较高,频率范围宽,输出信号频谱纯净,可智能控制的特点。     

基于Simulink的小数-N分频锁相频率合成器设计与仿真

提出了整数锁相频率合成器中存在的问题,结合实例介绍了小数-N分频的基本原理和对应的锁相频率合成器的有效实现方法.通过应用Simulink设计了电路模型,并进行仿真实验. 结果表明了这种实现方法的可行性和有效性.     

L波段跳频频率合成器

直接数字式频率合成器具有频率分辨力高，相位噪声低，频谱好的优点利用该优点与倍频链相结合，成功设计了一实用电路，解决了单用DDS技术工作频率偏低的缺陷．满足了工作频率高，跳交频带宽，具有高精度频率分辨力，频谱质量好的要求．该电路应用芯片从AD9854完成L波段跳频频率合成器方案的设计．具有结构简单，体积小，工作稳定可靠，使用维护方便的特点．     

应用于调制域分析仪的2.5GHz频率合成器设计

针对调制域分析仪时基信号源的要求,设计了2.5G电荷泵锁相频率合成器,文中对其输出相位噪声进行了分析,讨论了低相噪条件下环路滤波器的设计方法和元件参数的选择并介绍了电磁兼容性的重要性和实施方法.所研制的频率合成器具有体积小、功耗低、稳定性高、输出相位噪声小等优点.     

5.5GHz锁相频率合成器的设计

利用大气波导实现雷达超视距探测已成为扩大雷达探测范围的有效手段。要实现雷达超视距探测,首要问题是需要利用高精度的大气波导测试仪对大气波导的特征信息进行测量。针对大气波导测试仪对高精度频率合成器的要求,首先,结合现有的射频集成模块,通过选取合适鉴相器和压控振荡器,并根据设计要求对其内部参数进行合理设置,使之满足要求;其次,对决定锁相频率合成器整体性能主要因素的环路滤波器进行优化设计。通过仿真软件ADS对设计出的电路进行仿真与优化,最终得到了符合设计要求的5.5 GHz锁相频率合成器。     

一种宽频带捷变频雷达频率合成器

应用大规模集成数字锁相环芯片，高性能晶振源，频率数字快捷电路，经过相位噪声分析和合成器优化设计，研制成功了具有工作频率高，输出频带宽，频率捷变快，相位噪声低，功率大，杂散低，抗干扰能力强和体积小的捷变频雷达频率合成器，满足了新一代雷达的要求。     

一种短波电台频率合成器的研制

该文介绍一种采用Ｍｏｔｏｒｏｌａ公司ＭＣ１４５１４６和ＭＣ１２０１７／１８蕊片构成的短波电台频率合成器的硬件电路实现方案。频率合成器的输出频率范围２～２９．９９９９ＭＨｚ，频率间隔１００Ｈｚ，换频时间小于０．０１ｓ。文中论述了这种多环数字式频率合成器工作原理，各环路之间对应的频率关系和电路参数的选择，给出了频率合成器的试验结果．     

基于DDS的穿墙雷达信号源设计

本文设计的信号源应用于的穿墙雷达系统中。介绍了DDS＋PLL信号发生原理,分析并采用DDS激励PLL方法完成系统设计。使用了直接数字频率合成器AD9898锁相环频率合成器与AD4113等高集成度芯片设计重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计,实现了频带为1～2GHz的步进频率信号源。     

用于无绳电话的45/48 MHz接收机锁相环频率合成器

设计了用于无绳电话的45/48 MHz接收机锁相环频率合成器.电路采用0.35 μm CMOS工艺,整数分频方式,外接LC谐振回路来调节环路工作在34 MHz、37 MHz两个频段,每个频段包括20个信道,间隔25 k为一个信道.本文用SMIC 0.35μm CMOS工艺参数对所设计的频率合成器进行了仿真,仿真结果表明：在电荷泵充放电电流为1 mA时,整体电路工作电流小于2.5 mA,spur小于-60 dBc,锁定时间小于3 ms.     

频率合成器中延时线鉴频技术研究

详细讨论了具有延时鉴频器反馈网络的低相噪频率合成器的设计技术，对延时鉴频器的传递函数和环路相噪进行了深入地分析。延时鉴频技术运用于单环频率合成器实现了15dB以上的相噪改善，并且没有太大地改变VCO调谐特性。     

MB1504集成锁相频率合成器

介绍了一种片内带有520 MHz高速双模前置分频器的集成锁相频率合成器芯片MB1504系列的应用方法和构成频率合成器的设计原理,以及如何实现满足要求的低相位噪声、低功耗、高可靠性的频率综合器.     

基于MB1511和单片机技术的锁相频率合成器

以单片串行锁相环频率合成电路MB1511和单片机为核心,从硬件和软件两方面阐述应用MB1511设计频率合成器的方法.     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。