10 Gbit/s 0.18 μm CMOS激光驱动器的集成电路

为了得到低电压、低功耗、高速率的激光驱动器电路,采用0.18 μm CMOS工艺设计了10 Gbit/s的激光驱动器集成芯片.电路的核心单元为两级直接耦合的差分放大器和电流输出电路.为扩展带宽、降低功耗,电路中采用了并联峰化技术和放大级直接耦合技术,整个芯片面积为0.94 mm×1.25 mm.经测试,该芯片在1.7 V电源电压时,最高可工作在11 Gbit/s的速率上;当输入10 Gbit/s、单端峰峰值为0.3 V的信号时,在50 Ω负载上的输出电压摆幅超过1.7 V,电路功耗约为77.4 mW.进一步优化后,该电路可适用于STM-64系统.     

一种新型结构的高速时钟数据恢复电路

针对高速(Gb/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路.该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作.电路采用1.8 V,0.18μmCMOS工艺流片验证,面积约0.5 mm2,测试结果显示在2 Gb/s伪随机数序列输入情况下,电路能正确恢复出时钟和数据,核心功耗约为53.6 mW,输出驱动电路功耗约64.5 mW,恢复出的时钟抖动峰峰值为45 ps,均方根抖动为9.636 ps.     

低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计

为了实现光纤通信系统中高速分接器低功耗的需求,采用0.18μm CMOS工艺实现了一个全CMOS逻辑10 Gbit/s 1∶4分接器.整个系统采用半速率树型结构,由1∶2分接单元、2分频器单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现.在高速电路设计中采用CMOS逻辑电路,不但可以减小功耗和芯片面积,其输出的轨到轨电平还能够提供大的噪声裕度,并在系统集成时实现与后续电路的无缝对接.测试结果表明,在1.8 V工作电压下,芯片在输入数据速率为10 Gbit/s时工作性能良好,芯片面积为0.475 mm×0.475 mm,核心功耗仅为25 mW.     

低功耗10 bit 40 MS/s流水线型ADC设计

为实现高速低功耗的模数转换,设计了一个工作电压为3.3 V,采样精度为10 bit,采样频率为40 MS/s,流水线结构的模数转换器(ADC).该ADC基于0.35μm互补金属氧化物半导体(CMOS)工艺,通过优化运算跨导放大器(OTA)和低失调动态比较器电流,提高了转换精度,降低了功耗.ADC采用差分输入输出电路,减小了系统噪声的影响.其信噪比为58.3 dB,有效位数为9.4 bit,核心电路面积为1.2 mm×0.8 mm,功耗小于30 mW.     

双通道可重构14 bit 125 MS/s流水线ADC

提出了一种双通道可重构14 bit 125 MS/s流水线模数转换器(ADC).该双通道14 bit ADC可工作在并行双通道14 bit 125 MS/s、时间交织14 bit 250 MS/s以及求和15 bit 125 MS/s三种模式.为抑制通道间失配误差的影响,提出一种数模混合前台校准技术.为减少ADC输出端口数目,数据输出由高速串行数据发送器驱动,并且其工作模式有1.75,2,3.5 Gbit/s三种.该ADC电路采用0.18μm 1P5M 1.8 V CMOS工艺实现,测试结果表明,对于相同的10.1 MHz的输入信号,该ADC电路在14 bit 125 MS/s模式下的SNR和SFDR分别为72.5 dBFS和83.1dB,在14 bit 250 MS/s模式下的SNR和SFDR分别为71.3 dBFS和77.6 dB,在15 bit 125 MS/s模式下的SNR和SFDR分别为75.3 dBFS和87.4 dB.芯片总体功耗为461 mW,单通道ADC内核功耗为210 mW,面积为1.3×4 mm~2.     

2.5Gbit/s 0.35μm CMOS激光驱动器

设计了一种具有自动功率控制功能的激光驱动器电路.为了获得良好的性能,该驱动器采用级联差分放大器和源极跟随器分别进行信号放大和级间阻抗匹配.该电路的实现采用了0.35 μm标准CMOS工艺.对该电路进行了测试,测试结果表明,在2.5和5 Gbit/s速率下,电路输出信号眼图清晰.在5 V电源电压、2.5 Gbit/s数据速率下,该驱动器可提供0～68 mA范围内的调制电流,满足长距离光纤通信系统的要求.电路典型功耗480 mW,芯片面积为0.57 mm2.     

1.5 V 0.35μm CMOS 3.2 Gb/s 1:4分接器设计

采用CSM 0.35μm CMOS工艺,设计了低电压高速1∶4分接器.分接器采用半时钟树型结构,由1个高速1∶2分接器和2个低速1∶2分接器级联而成.整个电路实现的基本单元为共栅动态负载锁存器.电路最高可工作在3.2 Gb/s,电源电压为1.5 V,整体电路功耗约为120 mW,芯片面积为0.675 mm×0.675 mm.     

用于流水线ADC的无采样保持运放前端电路

为了降低流水线模数转换器功耗与提升输入信号范围，设计了一种无采样保持运放前端电路. 移除采样保持运放降低了功耗，并改进开关时序进一步降低电路功耗；同时改进传统开关电容比较器输入，使得模数转换器可达到0 ~ 3.3 V满电源电压的量化范围. 将设计的无采样保持运放前端电路应用在一款低功耗12位50 MS/s流水线模数转换器进行验证，采用0.18 μm 1P6M工艺进行流片，芯片面积为1.95 mm2. 测试结果表明：3.3 V电压下，采样率为50 MS/s、输入信号频率为5.03 MHz时，信噪失真比（SNDR）为64.67 dB，无杂散动态范围（SFDR）为72.9 dB，功耗为65 mW.     

一种基于延时线的全数字脉冲式超宽带发射机

本文设计了一款应用于无线体域网的全数字超宽带脉冲发射机.采用开环工作的延时线得到不同的延时信号,再由边沿合成器将多路延时信号合成为具有较高中心频率的短时方波脉冲信号,该短时方波脉冲信号经过输出驱动模块及带通滤波电路整形成为超宽带脉冲信号.芯片采用中芯国际0.13μm RF CMOS实现,面积为1 118μm×873μm.测试结果表明,发射机输出脉冲信号的最大幅度为220mV,信号-10dB带宽可在0.9~1.5GHz之间调节,脉冲信号中心频率在3.2~4.4GHz范围内可配置,当脉冲重复速率为15Mb/s、信号带宽为0.9GHz,输出信号设置为最大幅度时,芯片功耗为0.9mW.     

一种新颖的高速预放大器和采样器

介绍了一个用于高速串行通信中的新颖的高速预放大器和采样器.们负责对接收到的信号进行预放大和采样.其中,预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度.接收采样器采用SCFL结构,能够达到很高的工作速度.电路采用0.13μm CMOS工艺制造,工作电压为1 V,接收信号速率最高可达5 Gb/s.测试表明,接收预放大器功耗6 mW,采样器功耗2 mW.接收器输入信号差分峰-峰值150 mV条件下接收误码率小于10-12.     

Switched-mode AGC circuits with internally created reset module for burst-mode unbalanced data optical receiver

This paper presents an innovative switched-mode auto gain control (AGC) circuit with internally created reset module for DC-10Mb/s burst-mode unbalanced (BMU) optical data transmission.Conventional AGC circuit is inappropriate for BMU data transmission because it is based on average level detection and requires considerable time to settle on a predefined gain.Therefore,we adopt a fast switched-mode AGC based on peak level detection.After the gain is adjusted,the peak level detectors need to re-detect the peak level of the input signal.Thus,we develop an internally created reset module.This AGC with reset module exhibits a fast operation and achieves an adjusted stable gain within one-bit,avoiding any bit loss up to 10Mb/s data rate.During power-up,the peak level detectors possibly hold an uncertain level resulting in the bit-errors.We propose a power-up reset circuit to solve this problem.Designed in a 0.5 μm CMOS technology,the circuit achieves an optical sensitivity of better than - 30dBm and a wide dynamic range of over 30dB with a power dissipation of only 30 mW from a 5V supply.     

高速实时可见光通信技术研究及应用

 介绍了可见光通信技术的发展历史及研究现状。基于带宽拓展技术搭建了1 W荧光型LED做光源、PIN光电二极管做探测器、单路速率610 Mb/s的实时传输演示系统，该系统在传输距离为6.2 m时的误码率为3.48×10^-5。在此基础上搭建了荧光型LED为光源、PIN光电二极管做探测器的、双向100 Mb/s无线光上网演示系统。     

二进制伪随机序列码分析及图案发生器电路设计

作者主要分析讨论了伪随机序列码的随机特性，介绍了２Ｍｂ／ｓ，８Ｍｂ／ｓ，３４Ｍｂ／ｓ数字传输系统误码测试仪中图案发生器的设计方法，同时还介绍了电路器件的选用和电路的检测方法等。     

34.368Mb/s数字电视编码设备的研制

本文讨论了34Mb/s数字电视编码压缩方案。文中提出了利用交叉亚取样、对角滤波、二维差分编码、运动检测及帧内和帧间内插等措施,将216Mb/s速率的彩色电视信号压缩到34Mb/s。     

基于金纳米棒/多壁碳纳米管-壳聚糖复合膜电极的肌红蛋白直接电化学和电催化研究

采用金纳米棒(AuNRs)/多壁碳纳米管-壳聚糖(MWCNTs-Chit)复合膜促进肌红蛋白在电极上的直接电子转移,并用于构建H2O2生物传感器.首先将金纳米棒固定到玻碳电极表面,然后把MWCNTs-Chit分散溶液和肌红蛋白(Mb)固载到玻碳电极上,得到MWCNTs-Chit/Mb/AuNRs复合膜电极.通过循环伏安法对膜电极进行表征,在pH=7.0磷酸缓冲溶液中,Mb表现出一对峰形良好且可逆的氧化还原峰,其中氧化峰和还原峰电位分别为-0.291 V、-0.235 V,式电位(Eθ’)为-0.263 V.与此同时还探讨了修饰电极的电催化活性,结果表明其对H2O2具有良好的电催化还原作用,可作为检测H2O2的生物传感器.传感器对H2O2的米氏常数为0.0494 mM,线性范围为5.0×10-5～5.0×10-3M(R=0.986 7,n=10),检测限为3.2×10-6M(信噪比为3).     

TiO2修饰微流控芯片反应器的研制及应用

研究了微流控芯片中纳米TiO2薄膜的制备方法.采用粉末溶胶法在通道中涂覆多孔纳米TiO2涂层,获得催化活性高、稳定性好的光催化微反应器.以UV-LED为光源,在光催化微反应器中进行富里酸的光催化降解条件试验和苯甲醛与乙醇的光催化有机反应,优化了反应条件.在光照强度为120 mW/cm2,流速100μL/h,H2O2质量分数2%,富里酸初始pH值为1,光反应时间仅为192s的条件下,水样中2.5g/L富里酸降解率可达90%.在该微反应器中进行苯甲醛与乙醇的光催化反应,反应时间为96s,光强为0.8mW/cm2时,苯甲醇和氢化苯偶姻的最大产率分别为8.5%和65.2%.     

用于802.11b无线局域网的2.4 GHz CMOS发送器

采用0.18μm CMOS工艺设计并实现了一个用于IEEE 802.11 b无线局域网的射频发送芯片.该芯片采用了直接转换的架构来最大限度地减少片上和片外的元器件,从而达到低功耗、低成本的目的.当以0 dBm的功率发送11 Mb/s的数据时,发送机的误差矢量幅度的峰值(peak EVM)小于13%(rms值约为7.24%),并且发送信号频谱满足802.11 b的频谱罩要求.整个芯片的面积包括pads为2.5 mm×2 mm,由1.8 V单电源供电,功耗为63 mW.     

155Mb／s长波长光电子集成组件的研究

研究了１５５Ｍｂ／ｓＬＤ光发射驱动器，光接收前置放大器、光接收前放＋主放等长波长光电子集成组件，适合当前ＳＤＨ光纤通信技术发展的需要。对上述３种１５５Ｍｂ／ｓ光电子集成组件的电路结构、ＰＩＮ／ＦＥＴ前放的ＰＳＰＩＣＥ计算机模拟结果及测试方法与测试结果，和研制组件所采用的光电子厚膜混合集成与微构装技术作了介绍。     

一种实现末位校正的Pipelined ADC设计

设计了一个基于CSMC 0.5um 2P3M CMOS工艺的Pipelined ADC 。改进了末位量化的算法,通过对最低位的输出进行校正来消除误码,提高转换的精度。并优化设计了全电路的OTA模块,在增加一级单元的情况下,控制功耗为75mW。在3.3V电压供电的情况下,可以处理2V范围的输入电压,无杂散动态范围（SFDR）达到67.1dB。