可重用IP核验证方法研究

高效、可靠、全面的验证工作是可重用IP核开发成功的保证。本文针对可重用IP软核的验证过程进行研究,主要从RTL级功能验证、静态时序分析和RTL级与网表之间的形式化验证三个方面入手,研究了当前主流的验证方法,分析各种方法的优点和存在的缺陷,并给出了建议性的解决方法。     

基于可重用IP的SOC设计方法学的研究

介绍了当前国际集成电路领域在进行百万门以上的芯片设计时广泛采用的基于IP核的SOC设计方法．在研究可重用IP核及其在SOC设计中应用的基础上，给出了一种SOC设计的具体流程．研究认为，要满足设计进度和设计成功率，在进行SOC设计时，遵从规范、应用科学的设计方法是成功的前提．文后对SOC设计发展趋势作了较为详细的分析．     

基于可重用IP的SOC设计方法学的研究

介绍了当前国际集成电路领域在进行百万门以上的芯片设计时广泛采用的基于IP核的SOC设计方法.在研究可重用IP核及其在SOC设计中应用的基础上,给出了一种SOC设计的具体流程.研究认为,要满足设计进度和设计成功率,在进行SOC设计时,遵从规范、应用科学的设计方法是成功的前提.文后对SOC设计发展趋势作了较为详细的分析.     

验证平台中的可重用监视器

随着SoC芯片复杂度的提高,功能验证及其验证平台的构建日益成为电子产品开发和设计的瓶颈.而建立基于事务的可重用的验证平台是提高验证效率的关键之一.该文在基于事务的验证平台基础上,提出了一种模块化可重用的监视器设计方法,该监视器将物理信号的监测与数据的接收分离开来,且可进行信号到事务的转换,由此加快验证平台的构建和调试的过程,提高验证效率.     

MCS-51中串行口IP的设计

该文介绍了一种串口的内部结构及其模块化实现，并结合具体工作方式给出了仿真结果，在文章的最后讨论了可综合的编程风格和在设计中遇到的问题及其解决方法．该文设计的串口IP已经结合其它IP做成了一个SOC系统，并成功地通过了FPGA的测试．     

八位RISC微控制器IP核的设计研究

分析了RISC系统结构、指令系统和系统时序,对精简指令集MCU IP核进行了顶层功能和结构的定义与划分,建立了一个可行有效的RISC MCUIP核模型,并且采用IP核重用技术对各个模块进行了设计描述。通过利用多种EDA工具可以对整个系统进行了仿真验证,结果表明：所设计的MCU IP核能够准确无误的执行所有指令,并且达到了PIC16C5系列MCU的性能要求。     

一种基于UVM面向RISC CPU的可重用功能验证平台

以UVM验证方法学和UVM1.1标准库为基础建立验证环境, 按照面向方面的模式分离功能、时序和结构属性, 设计参考模型, 在事务级利用知识库自动产生高功能覆盖率效果的测试用例。面向RISC CPU的功能验证实现领域重用, 以PKU-DSPII为例建立完整的验证平台。实验结果表明, 可重用性得到大幅提升, 且测试用例的覆盖率效果提升约7%。     

USB IP Core的设计

USB(通用串行总线)足一种新的外设连接技术，凭借其速度上的优势和良好的通用性等优点得到了广大使用者的认可，已经逐步成为PC机的一种标准接口．USB设备端接口控制芯片是一个USB应用设备与主机通信的桥梁，而USB内核(USB Core)则是：占片内部的一个关键模块．本文以USB设备端接口控制芯片的设计项目为背景，简单介绍了USB1．1规范的协议层内容，讨论了USB设备控制芯片的整体框架，重点描述了芯片中USB内核的功能结构及设计思路，此外，还介绍了对USB内核的功能仿真和系统验证．     

SoPC光纤通道控制器IP核的仿真验证

通过片上可编程系统(SoPC)设计方法构建光纤通道(FC)控制器,详细分析了硬件设计的功能模块图.FC控制器硬件集成了NIOS II处理器、DDR SDRAM控制器、flash控制器、定时器、串口和带Avalon接口的光纤通道接口逻辑,通过Avalon交换总线进行互连.采用自底向上的方法,分别从功能模块级、知识产权(IP)核级和系统级给出了FC控制器的仿真验证框架,并用Altera公司的Stratix GX系列现场可编程逻辑门电路(FPGA)进行了上板调试.验证结果表明,提出的仿真验证方案正确可行,能较好地完成验证任务.     

集成电路设计产业产品创新趋势研究——国际片上系统（SOC）IP核发展现状及对策分析

基于国际集成电路设计产业的分析，系统阐述了国际SOCIP核的发展状况，指出SOC设计将是集成电路设计企业技术创新的发展方向。提出了一些国际SOCIP核发展的对策，包括口核标准化、SOC技术平台开发及加强与Foundry的合作。     

SoC自动化验证方法的研究与实现

为解决SoC(System-on-Chip)验证覆盖率和工作量问题,基于可重用思想、采用事务验证模型、随机激励生成的方法,建立了一个层次化的具有自主知识产权的自动化功能验证系统（LSAVS：LiShan Automatic Verification System）。采用该验证系统后,SoC验证工程师开发测试向量的工作量由使用传统验证方法的60％降低到10%,同时保证了功能验证100%的覆盖率,达到快速高覆盖率的验证目的。     

RVM在SoC验证中的应用及覆盖率驱动技术

介绍了RVM的层次化验证平台的结构,描述了RVM提供的基类和它们相互之间的关系。并且以USB 为例,给出了利用RVM搭建模块级验证平台的方法,阐述了基于代码覆盖率和功能覆盖率的覆盖率驱动技术。     

三种SoC片上总线的分析与比较

随着以IP核复用为基础的SoC设计技术的发展,工业界及研究组织正积极从事相关IP互联标准方案的制定工作。本文介绍了目前SoC设计中常用的三种片上总线标准,即IBM公司的CoreConnect总线、ARM公司的AMBA总线和OCP—IP组织的OCP总线,重点分析和比较了它们的特性,并针对它们不同的特点,阐述其合适的应用领域。     

基于平台的系统级芯片设计方法

介绍了系统设计方法和基于平台的SoC设计，描述了基于模块和系统统的IP复用设计方法，讨论了硬件和软件的协同设计以及系统芯片设计发展中所需要改进的关键问题并展望了未来的研究方向。     

基于SystemVerilog的SoC功能验证方法研究

结合最新验证语言SystemVerilog的特点以及VMM（Verification Methodology Manual）验证架构,分别讨论了SoC设计过程中模块验证,集成验证和系统验证的一些改进措施,达到提高功能验证效率的目的。     

基于SoC的GNSS接收机多系统兼容技术研究

分析了GPS,GLONASS,BD,Galileo多系统兼容的意义、可行性和关键问题,提出了基于SoC的GNSS接收机多系统兼容方法,通过中频采样技术、扩展时频二维展开的微弱信号快速捕获技术及基于存储码技术的相关通道、基于SoC的信号处理等方法,解决多系统在采样、捕获、跟踪、处理等方面的兼容问题;前端配备兼容型天线和射频,实现了多卫星导航系统兼容;并给出了基于SoC的GNSS接收机多系统兼容的实现结构及处理流程,搭建验证系统,实现了对各导航信号的兼容跟踪.     

基于MCU的SoC芯片版图设计与验证

设计应用于数字抄表系统的基于MCU的SoC芯片.芯片内部集成多个硬宏单元,采用数字和模拟分开放置的方式基于SMIC 0.18μm 1P6M工艺进行版图设计.进行等效验证、静态时序验证、后仿真和基于Virtuso环境采用Calibre工具进行的物理验证.研究和解决在版图设计和验证过程中碰到的问题.最终设计的SoC芯片满足...     

构造SoC级透明路径的0-1规划方法

为解决如何以低面积开销为系统芯片(SoC)构建透明路径测试访问机制从而有效进行测试复用的问题,提出了SoC级透明路径构建方法,将透明路径构建问题转化为0-1规划问题,同时考虑测试调度,以缩短测试加载时间和减小面积开销为优化目标,利用IP模块内部的透明路径和模块间互连关系为每个待测模块构建测试访问通路。实验结果表明:该透明路径构建方法的面积开销比Ghosh方法降低50%,测试加载时间比Yoneda方法大大缩短,验证了该方法的有效性。     

超深亚微米下百万门级系统级芯片的物理设计方案

超深亚微米下SoC芯片的物理设计面临很多挑战性的难题,如果仅使用传统芯片设计流程,耗时长且难以达到设计收敛,必须探索新的设计方法学来加速设计进程.以一块0.18μm工艺下200万门的无线数据传输芯片为例,应对超深亚微米下新的设计挑战,论述了在布局规划、电压降、信号完整性、可制造性设计等方面的解决方案,提出了设计方法学上的改进,提高了后端设计的效率和质量.     

基于RVM的可重用测试方法及应用

介绍了如何运用Synopsys提供的层次化验证方法来快速搭建高质量验证平台,通过将验证模块部分或全部重用到系统级芯片（SoC）验证平台中,大大减少了验证平台的搭建时间,提高了验证环境的执行效率;最后,以一个异步串行通信接口模块UART为例,描述了如何快速搭建一个系统级验证平台.