嵌入式图像采集系统的硬件设计

结合足球机器人视觉系统介绍了实现嵌入式图像采集与处理系统的一些方法，设计了基于FPGA／CPLD和DSP的嵌入式图像采集与处理系统，包括CCD摄像头、SAA7111A、AL422B、EPM7128及TMS320VC5402，对系统各个组成模块间的时序电路逻辑进行了较详细的分析和方案设计．     

现场可编程门阵列（FPGA）在嵌入式系统中的重要作用

目前国内流行的嵌入式设计方法中,FPGA/CPLD等可编程逻辑器件在绝大部分场合下仅作为嵌入式处理器的胶合逻辑或只是用来实现一些通信的简单逻辑,但随着可编程逻辑器件工艺和开发工具日新月异的发展,以FPGA为核心的高性价比的新一代超大规模可编程逻辑器件已经开始在嵌入式产品设计中发挥出越来越重要的作用。     

基于SOPC的数字音频系统设计

本文设计了一种基于可编程片上系统（SOPC）技术的嵌入式数字音频录放系统方案．该系统通过在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合系统的软件设计来控制音频芯片TLV320AIC23．实现了音频信号的A／D、D／A转换、存储、回放等功能．由于采用了SOPC和DMA控制技术,该系统具有设计灵活、扩展性好等优点．     

VerilogHDL语言在FPGA/CPLD系统设计中的几个原则

根据FPGA／CPLD硬件结构的特点，从系统设计的实际出发，提出了利用VerilogHDL进行FPGA／CPLD设计的一些描述风格的基本原则，这些原则中，有些是传统电路设计中不存在的，但是对设计的性能具有直接的影响，这些原则也可以用于指导用原理图进行设计。     

基于FPGA的嵌入式数控系统DDA插补器模块设计与实现

将高速且大容量的FPGA应用于基于ARM9的嵌入式数控系统中,完成了系统和FPGA的连接与功能控制设计,实现了数控系统中增量插补的精插补器,结果表明该设计有效解决单处理器开环数控系统速度低、性能不高的缺点.     

基于FPGA的视频编解码系统设计

结合Altera公司Cyclone Ⅱ器件中Nios Ⅱ嵌入式CPU内核开发板,进行视频编码、解码的硬、软件设计,制作成实物模块.讨论了视频编码、解码原理,对FPGA、CPLD逻辑器件进行深入学习和研究,设计了一套视频编码解码简易系统.     

超前滞后型数字锁相环LL-DPLL在FPGA／CPLD中的实现

研究超前滞后型数字锁相环的系统原理．讨论了数字信号在3个功能模块超前滞后的原理，给出了它们在FPGA／CPLD中实现的方式，为需要全数字锁相环控制的设备提供了一种可行的电路设计方案．     

基于FPGA的嵌入式容栅扭矩传感器测量系统设计

介绍了一种以Xilinx公司Spartan-II系列的xc2s50FPGA（现场可编程门阵列）芯片为主的嵌入式容栅扭矩传感器测量系统。嵌入式容栅扭矩传感器采用嵌入式设计,特别适合于坦克、装甲车辆等安装空间狭小、对传感器的体积有严格要求的测试系统。以FPGA为代表的可编程逻辑器件在该系统中的应用,可以降低系统PCB板设计的复杂度,抗干扰性能大大提高,功耗低,系统的性能好,可靠性高,操作灵活,测量精度高。     

基于CPLD的CCM3118 OnCE编程调试接口的原理与设计

编程与调试接口对于加快嵌入式系统开发的速度有着很重要的作用。本文给出了对C*Core32位嵌入式微控制器CCM3118进行在线编程和调试的设计。该设计在OnCE接口的基础上,采用了CPLD来进行TAP状态机控制,可以支持执行指令、查看寄存器和内存内容,进而可实现外接Flash的写入。文章首先介绍了CCM3118及其OnCE模块的工作原理,然后给出了基于CPLD来实现上述功能的软硬件设计。重点讨论了OnCE调试模块的原理和本设计的总体实现。     

FPGA／CPLD可编程逻辑器件的在系统配置方法

讨论了基于SRAM技术的CPLD／FPCA可编程逻辑器件的编程方法，并以ALTERA公司FLEX10系列器件为例，提出了一种利用微处理器对可编程逻辑器件进行在系统多方案配置的实用方法。该方法成本低廉、简单易行，能在系统复位或上电时自动对器件编程，不仅有效的解决了基于SRAM的CPLD／FPGA器件掉电易失性的问题，而且使单一芯片可以具有多种逻辑功能，实现了该类器件逻辑功能的在系统多方案的灵活配置。     

Nios 3.0 CPU体系结构

Altera的Nios嵌入式处理器是一个通用的RISC(精简指令集)处理器，在Altera的FPGA中以软核的形式实现。Nios处理器以其低成本，设计灵活等特点，在嵌入式领域得到广泛的应用。针对目前越来越多的利用Nios进行嵌入式系统的应用开发，文中介绍了Nios3．0CPU的体系结构以及与之相关的开发技术。     

基于EDA技术的数字电压测量系统设计中几个关键问题的解决

基于EDA技术设计完成的数字电压测量系统，采用了VHDL语言进行硬件描述，以超大规模芯片如CPLD／FPGA为设计载体，进行适配编译、逻辑映射、编程下载．结合实践，通过对设计中几个环节的研究，阐述该系统的设计思路和方法．     

基于FPGA的嵌入式容栅扭矩传感器测量系统设计

介绍了一种以Xilinx公司 Spartan-II 系列的xc2s50 FPGA(现场可编程门阵列)芯片为主的嵌入式容栅扭矩传感器测量系统.嵌入式容栅扭矩传感器采用嵌入式设计,特别适合于坦克、装甲车辆等安装空间狭小、对传感器的体积有严格要求的测试系统.以FPGA为代表的可编程逻辑器件在该系统中的应用,可以降低系统PCB板设计的复杂度,抗干扰性能大大提高,功耗低,系统的性能好,可靠性高,操作灵活,测量精度高.     

基于FPGA的快速浮点除法器IP核的实现

利用Altera的Quartus II软件开发平台在FPGA上实现了快速浮点除法器IP核的设计.该IP核的算法采用存储运算过程中的一些乘积项,有效地减少了除法运算过程中的移位操作,提高了浮点除法的运算速度及算法的效率.同时,基于FPGA的浮点除法器IP核具有很好的可移植性和复用性,适合应用到各种嵌入式和通用处理器中,从而提高复杂数字系统的设计效率,具有广泛的推广应用价值.     

设计CPLD/FPGA状态机的稳定性探究

在CPLD/FPGA设计中频繁使用的状态机,常出现一些稳定性问题,本文提出了一些解决方法,实验表明该方法有效地提高了综合效率.     

基于FPGA的千兆以太网通信板的设计与实现

针对CPCI架构通用信号处理平台上利用系统自身以太网络接口实现数据传输效率低、扩展性差等问题,提出一种采用高速Link口基于FPGA上硬核PowerPC405的嵌入式千兆以太网通信实现方案,详细说明了以太网通信板卡的硬件和逻辑的实现,并分析了TCP/IP性能最大化的技术.     

基于C／E系统监控器的CPLD实现

文章给出了用复杂可编程逻辑器件（CPLD）实现离散事件动态系统（DEDS）监控器的方法。首先用Petri网中的条件／事件系统（C／E系统）对DEDS建模,然后用Petri网工具对模型进行分析,并根据控制要求设计出Petri监控器,最后用CPLD实现之。这不仅使Petri网有了硬件支持,而且也为逻辑控制器的设计提供了一种新的方法。文中给出了猫和老鼠迷宫问题基于C／E系统监控器实现的例子。     

基于CPLD和VHDL的现代数字系统设计

介绍了以CPLD／FPGA芯片为核心,以VHDL设计语言为手段,以EDA软件为平台的现代数字系统设计方法和特点,并通过一个实例具体介绍了其自顶向下的设计过程。     

基于CPLD/FPGA技术的数字系统设计研究

CPLD/FPGA是复杂的可编程逻辑器件,都是由PAL、GAL等器件发展而来.CPLD/FPGA技术的数字系统设计,主要包括设计面积和速度两个方面,该文主要通过资源共享设计和流水线设计等来研究CPLD/FPGA技术的数字系统设计,希望在应用中有一定的借鉴作用.     

基于FPGA的QPSK调制解调的系统仿真

本文针对传统的四相移键控(QPSK)的调制解调方式提出一种基于高速硬件描述语言(VHDL)的数字式QPSK调制解调模型。这种新模型便于在目标芯片FPGA/CPLD上实现QPSK调制解调功能。文中介绍了QPSK调制解调的原理,并基于FPGA实现了QPSK调制解调电路。并给出了可编程逻辑器件FPGA的最新一代集成设计环境QuartusⅡ进行系统仿真的仿真结果。