一种电荷泵锁相环的多层行为级模型

提出了一种全新的电荷泵锁相环的行为级建模方法.采用多层模型,能根据需要在仿真的精度和速度间进行权衡,在可独立配置的不同层次中描述锁相环系统的理想行为和非理想行为.与传统的电荷泵锁相环模型相比,灵活性大大提高.该建模方法还提供了一个专用层进行时域噪声仿真,使得系统的噪声特性得以更准确的验证.该多层模型用 Verilog-A建立,用SpectreTM进行仿真.在精度损失很小的情况下仿真速度有20到99倍的提高.     

MEMS的建模与仿真研究

概述了MEMS的计算机辅助设计的建模、仿真方法。系统级仿真是MEMS计算机辅助设计最重要的环节，而宏模型的建立则是系统级仿真的关键。主要介绍了目前使用得较多的建立宏模型的两种方法——节点分析以及VHDL-AMS，并指出二者在建立宏模型的优缺点。     

250 MHz 时钟产生电路中低抖动锁相环的仿真与设计

提出了一种基于行为级的锁相环(PLL)抖动仿真方法.分析了压控振荡器的相位噪声、电源和地噪声以及控制线纹波对输出抖动的影响.采用全摆幅的差分环路振荡器、全反馈的缓冲器以及将环路滤波器的交流地连接到电源端等措施,减小了PLL的输出抖动.给出了一个采用1st silicon 0.25μm标准CMOS工艺设计的250 MHz时钟产生电路中低抖动锁相环的实例.在开关电源和电池供电2种情况下,10分频输出(25 MHz)的绝对抖动峰峰值分别为358 ps和250 ps.测试结果表明该行为级仿真方法可以较好地对PLL的输出抖动做出评估.     

电荷泵锁相环电路设计及其性能

锁相技术广泛应用于通信中的各个领域.在分析电荷泵锁相环电路非理想效应的基础上,对鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LPF)、压控振荡器(VCO)、分频器模块(FDM)进行了优化设计.在进行系统级设计时,建立了相应的行为模型,通过Simulink仿真验证,整个系统基于CMOS工艺实现,符合设计要求,性能优良.     

应用于全数字锁相环的时间数字转换器设计

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路（TDC）.针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.     

基于SIMUUNK锁相环设计

针对实际中锁相环设计复杂性,提出了采用MATLAB仿真工具箱SIMULINK对锁相环进行建模和仿真的方法,优化设计方案.为验证、分析与锁相环跟踪锁定速率相关的因素,借助了SIMULINK软件的灵活性、直观性等优点,对模型进行了多次参数修改和仿真,并测出多组实验数据.得出最佳设计方案.     

SoC处理器的时钟生成器：电路和体系结构

本书涵盖了面向SoC（System　on　Chip，片上系统）处理器的集成综合器电路设计的论题，采取了一种更为全局的设计观念来考察电路级和体系结构级的设计空间。书中的论述十分广泛，而且包括电路理论和锁相环反馈控制理论的综述。在电路级方面，讨论包括深亚微米数字CMOS过程的低功耗模拟设计、供电噪声效应、设备噪声；在体系结构级方面的论述，涵盖了连续时间和离散时间模型的锁相环分析，以及锁相行为的细节分析。还有一些章节对特定的时钟生成器模块做了电路级和系统结构级的深入描述，其中包括高供电噪声屏蔽的锁相环电路、体系结构和数字锁相环体系结构，考察了为离散时间模拟部件产生低失真采样时钟的方法。这里所说的锁相环包括希格马．代尔塔N分锁相环、直接数字综合（DDS、Direct　Digital　Synthesis）技术和锁相环的非常规应用。本书讨论的面向测试的设计（Dvr、Design　for　Test），其中包括锁相环的精确测量滤波器方法和嵌人式测试（BIST、Built—in—self-test）技术。     

基于Simulink的ADC系统误差行为级模型

为了更好的研究ADC系统各个性能指标之间的关系及优化电路级设计,本文提出了一种在MATLAB下Simulink仿真环境中ADC的行为级模型。针对ADC中输入和输出之间的延迟、增益误差、幅值受限、谐波失真及噪声等系统误差进行了MATLAB数学建模,并对一个采样速度为1G赫兹,分辨率为6位的并行比较式ADC进行了仿真,以失调电压指标为例阐述了仿真结果对电路级设计中系统指标分配的指导方法。     

高精度Sigma-delta调制器系统设计和仿真

提出了一种基于MATLAB/SIMULINK sigma-delta(ΣΔ)调制器系统设计与仿真的方法.该方法首先根据设计目标确定调制器的阶数、过采样率和内嵌量化器位数,优化调制器噪声传输函数NTF的零极点,调整调制器的结构系数,得到性能优化的调制器系统结构;然后通过分析调制器非理想因素,对非理想情况下的调制器基于SIMULINK进行行为级建模与仿真;最后得到调制器子模块电路参数.调制器电路级仿真结果表明由该方法得到模块参数能够有效、可靠的指导调制器的电路设计.     

基于正过零鉴相的全数字锁相环的研究

介绍了数字锁相的主要方法,对正过零鉴相TMS320LF2407的全数字锁相环进行了数学建模,得到了简化模型.其模型对数字锁相环的参数设计有着非常重要的指导意义.仿真结果证明了该数字锁相环模型的可行性、稳定性与快速性.为提高数字锁相环的准确性,给出了处理量化误差的方法.