一种新的有效抑制相位噪声的载波恢复环路

相位噪声对高阶OAM解调器的性能有很大影响,而载波恢复环路与相位噪声密切相关．通过理论分析和性能仿真,优化了载波恢复环路的位置及环路滤波器的参数,使之能有效地抑制相位噪声．将该载波恢复环路应用到DVB—C解调芯片中,芯片测试结果说明该解调芯片抑制相位噪声能力较强,性能上达到了准无误码（QEF）的标准．     

高阶有源锁相环路滤波器的设计与仿真

基于频率响应的设计方法,本文对四阶电荷泵锁相环滤波器进行了设计和仿真,利用时间常数与滤波器组件的关系,推导和分析了环路滤波器的传递函数,并在Matlab环境下仿真得到了理想的相位裕度和环路带宽.实验表明,该高阶有源锁相环路滤波器可以在保证相同的鉴相杂散抑制的同时,可允许更宽的环路带宽和更高的鉴相频率,从而改善了锁相环的带内相位噪声性能.     

强跟踪滤波器在高动态GPS信号跟踪中的应用

为解决在高动态环境下GPS接收机跟踪环路中频信号失锁的问题,提出了一种基于线性强跟踪卡尔曼滤波器(STKF)理论的GPS信号跟踪环路.此跟踪环路以码鉴相器和载波鉴相器输出作为观测量,利用线性强跟踪卡尔曼滤波器对高动态环境下的码相位误差、载波相位误差、多普勒频率误差以及多普勒频率变化率误差进行估计,并将估计结果反馈给跟踪环路的数控振荡器,从而产生准确的本地载波和本地码.仿真结果表明,在GPS信号载噪比为45 dBHz时,线性强跟踪卡尔曼滤波器跟踪环路在多普勒频率变化率为5.0 kHz/s时仍能可靠跟踪,而传统的基于PLL/DLL和环路滤波器的跟踪环路在1.8 kHz/s时已经失锁.     

基于锁相环的滞后超前环路滤波器的设计与仿真

为了改善锁相环电路的稳定性以及其相位噪声性能,基于对锁相环路传输特性的分析,提出并实现了一种新的高阶滞后超前环路滤波器的设计方法.该电路适用于高速锁相环及时钟数据恢复电路.通过调节环路滤波器元件的参数,可以满足不同的电路要求.对环路滤波器版图数据进行了PSPICE模拟,其结果表明,锁相环电路的相位裕量在40°~50°范围内时,电路的锁相时间、输出波形的形式都能够达到最优的状态.     

锁相环中无源环路滤波器的设计与仿真

锁相环(PLL)的基本频率特性主要是由环路滤波器决定的.为了节省锁相环的设计仿真时间,提高设计效率,提出一种基于ADS仿真平台的环路滤波器系统级设计与仿真方法.分析RC无源滤波器截止频率与锁相速度之间的关系;引入滞后超前滤波器结构,提高PLL的稳定性,还分析滞后超前滤波器的幅度-频率特性,以及影响相位返回量的因素,并基...     

具有白高斯噪声的二进制分层数字锁相环路的相噪声和暂态时间

使用离散相位调节的数字锁相环路,现在成为一种很有兴趣的环路,它的稳态和暂态特性能够在白噪声附加出现时决定出来。本文对这种环路的分析方法作了叙述。文中叙述了一种“序列滤波器”它非常适用于本文所说的“数字锁相环路”。这种“序列滤波器”的运用,具有如下的特点:(1)相当于每个输出时的“输入个数”是个变数,而且输出决定于输入的序列;(2)使用了粗的分层(coarse quantization)。在本文中讨论了两个特殊的例题。闭合环路的暂态分析表明:这些环路具有转换速度限制的相位调整,说明这环路是非线性的。一个数字环路的“准带宽”(quasi—bandwidth)量度是借助于这个暂态响应来定义的。这个定义允许数字环路之间作比较,这个比较是在环路带宽内,在同等的信号噪声比的基础上进行的。在有限的延伸范围内,这个定义也使数字环路和线性环路相相似比较成为可能。数字环路的运用,发现与一阶线性锁相环路模型(在低环路带宽信噪比的情况下)相似,但由于相位调整到高信噪比的分层,数字环路的运用达到了一个最小的(但是有限的),相位误差。然而,只要选择足够的相位改正量,这个极限能够调整到所需要的小值。数字环路带宽,发现依照“信号能量对噪声的频谱密度”的比值而变化,而不是如线性模拟模型那样依照信号幅度而变     

一种基于频差补偿的相位谱时延估计方法

针对影响射频窄带信号时延估计精度的3个主要因素：中频偏差、信号带宽及信噪比,提出了一种基于频差补偿的相位谱时延估计方法.其采用平方倍频法分别估计两路信号的中频,通过频差补偿消除中频偏差对时延估计精度的影响;利用线性调频Z变换（CZT）在有限带宽内增加时延估计的有效点数;并针对相位法自身的特点利用Kalman滤波器优秀的抗噪声特性提高时延估计的精度.理论分析和实验仿真均验证了该方法的有效性.     

250 MHz 时钟产生电路中低抖动锁相环的仿真与设计

提出了一种基于行为级的锁相环(PLL)抖动仿真方法.分析了压控振荡器的相位噪声、电源和地噪声以及控制线纹波对输出抖动的影响.采用全摆幅的差分环路振荡器、全反馈的缓冲器以及将环路滤波器的交流地连接到电源端等措施,减小了PLL的输出抖动.给出了一个采用1st silicon 0.25μm标准CMOS工艺设计的250 MHz时钟产生电路中低抖动锁相环的实例.在开关电源和电池供电2种情况下,10分频输出(25 MHz)的绝对抖动峰峰值分别为358 ps和250 ps.测试结果表明该行为级仿真方法可以较好地对PLL的输出抖动做出评估.     

卫星高速数传系统相位噪声迭代补偿算法

针对相位噪声造成的卫星数传系统性能的下降,该文仿真分析了2种不同频段下的相位噪声对于未编码和有低密度奇偶校验(low-density parity-check,LDPC)码的高阶调制系统的影响,并针对较高频段相位噪声造成的编码系统性能的明显下降,提出了一种联合LDPC译码的相位噪声迭代补偿算法。该算法通过对比解调前与译码后符号的相位信息差异,利用相位噪声的窄带低通特性对其进行提取,进而通过构造迭代环路对解调前的符号进行补偿。仿真结果表明:该算法可以有效降低误比特率,对于因相位噪声引起的LDPC编码系统性能的下降有显著的改善作用。     

基于三态鉴频鉴相器的锁相环设计

为了给混频器模块提供合适的固定本振信号,采用三态鉴频/鉴相器和有源环路滤波器,设计了2.56GHz的锁相环电路,给出了一种差分有源环路滤波器的设计方法,经制作PCB板验证,单边带相位噪声达到了预期的指标。     

GPS全数字三阶环路滤波器的设计研究

针对GPS接收机内全数字三阶环路滤波器的参数计算做了研究.并且根据实际的要求,完成了包括对全数字三阶滤波器的噪声带宽和稳态误差门限的一个完整计算.运算结果验证设计指标符合PLL门限小于等于15°,FLL门限小于等于42Hz的技术要求.     

一种热电阻动态特性原位校准方法

研制了一种可在测量中，现场、原位使用的用于热电阻动态特性校准的计算机插板。由传热学原理，论证了热电阻在外部阶跃温度响应与回路电流阶跃方法(LCSR法)温度响应之间的联系，据此，建立了求得响应时间常数的数据处理方法。在滑油和风洞里用LCSR方法和被测介质温度阶跃进行的对比实验表明：该方法求取的时间常数误差小于5％。用该方法分别求得的热电阻和外壳的时间常数，可以进一步确定影响响应速度的主要因素。     

锁相环路的相位噪声分析

本文对锁相环电路的相位噪声进行了论述,并对其中各组成部件的相位噪声也做了较为详细的分析。文中最后提出了改善锁相环相位噪声的办法。     

Steady-State Performance of Kalman Filter for DPLL

For certain system models, the structure of the Kalman filter is equivalent to a second-order variable gain digital phase-locked loop (DPLL). To apply the knowledge of DPLLs to the design of Kalman filters, this paper studies the steady-state performance of Kalman filters for these system models. The results show that the steady-state Kalman gain has the same form as the DPLL gain. An approximate simple form for the steady-state Kalman gain is used to derive an expression for the equivalent loop bandwidth of the Kalman filter as a function of the process and observation noise variances. These results can be used to analyze the steady-state performance of a Kalman filter with DPLL theory or to design a Kalman filter model with the same steady-state performance as a given DPLL.     

线性相位频率取样FIR滤波器量化误差的分析

主要分析了线性相位频率采样FIR滤波器中的量化噪声,并给出计算公式。     

在高阶IIR滤波器实现中减小量化噪声的一种方法

在正规直接型ⅡＲ滤波器的实现中,提出一种反馈回路,用以减小量化误差。这种方法是基于在希望的无噪声滤波器和用Ｒｅｍｅｚ回路设计的滤波器间获得最小化回权Ｃｈｅｂｙｓｈｅｖ误差。     

适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器

为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号（3.125 GHz）传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟 (12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。     

基于遗传算法的铂电阻温度传感器非线性校正方法

遗传算法是具有全局寻优特点的一种新型最优化方法．针对铂电阻传感器经验公式的非线性问题使用遗传算法对其进行了优化研究．简要地介绍了遗传算法的基本原理和运算规则,具体地描述了使用遗传算法实现铂电阻传感器系数拟合的步骤和程序．作为一种有效的优化手段,能够完成优化软件具有的功能,具有一定的工程应用价值．     

基于NLMS线性相位FIR滤波器的自适应设计

在以往具有线性相位的滤波器自适应方法中,最常用的是最小均方（ＬＭＳ）方法。但用此法设计时必须小心地选择迭代步长,同时还可能遇到梯度噪声放大问题。文中提出了一种用于设计具有线性相位的有限冲击响应（ＦＩＲ）滤波器自适应方法。它用经过改进的归一最小均方（ＮＬＭＳ）算法来保证所得结果具有线性相位,且克服了梯度噪声放大问题,同时也不必选择步长。进一步的改进使它的计算更高效,实时实现更方便。