低密度奇偶校验码的低复杂度迭代译码算法

迭代大数逻辑(iterative majority-logic decoding, IMLGD)译码算法是低密度奇偶校验(low-density parity-check,LDPC)码的一类重要的迭代译码算法。相对LDPC码基于置信传播准则的译码算法，IMLGD译码算法的复杂度有所降低，但是性能有所下降。针对这一问题，提出了一种修正迭代大数逻辑译码算法(modified iterative majority-logic decoding,MIMLGD)。该算法利用校验方程的置信度对译码迭代过程中的各比特外信息进行修正。仿真结果表明，提出的MIMLGD译码算法相对于原始迭代大数逻辑译码算法在同样信噪比下具有更低的误比特率。此外，该算法保持了IMLGD译码算法的低复杂度特征，并且避免了对于特定的码搜索修正因子的过程，具有良好的通用性，是实际应用的良好选择。     

基于稀疏序列LDPC的多层码的迭代译码

提出一种稀疏二进制序列构造的LDPC码作为分量码,译码采用串行迭代的多层码方案.每次串行迭代译码逐层进行,低层向高层传递译码软信息.采用该方案分别对8PSK和16QAM调制的多层码进行串行迭代译码和并行迭代译码的性能仿真.仿真结果表明:该方案的编码复杂度较低,相比于并行迭代译码,串行迭代译码简化了译码结构,且2种迭代译码算法复杂度相同;在AWGN信道和平坦瑞利衰落信道中,串行迭代译码的误比特性能优于并行迭代译码.     

非规则LDPC码译码改进算法及其DSP实现

为了降低非规则低密度奇偶校验(low-density parity-check,LDPC)码译码算法的复杂度,提出一种适合数字信号处理器(digital signal processor,DSP)实现的低运算复杂度、低误码平台译码的改进算法。该算法校验节点的运算采用修正最小和算法,外信息的更新采用串行方式,既保持了串行和积算法在有限迭代次数下译码门限低的优点,又降低了节点运算复杂度和误码平台。用定点DSP芯片实现的非规则LDPC码译码器的实测结果表明,该算法能以较低的实现复杂度获得低的误码平台和译码门限。     

非规则LDPC码译码改进算法及其DSP实现

为了降低非规则低密度奇偶校验(low-densityparity-check,LDPC)码译码算法的复杂度,提出了一种适合数字信号处理器(digitalsignalprocessor,DSP)实现的低运算复杂度、低误码平台译码的改进算法。该算法校验节点的运算采用修正最小和算法,外信息的更新采用串行方式,既保持了串行和积算法在有限迭代次数下译码门限低的优点,又降低了节点运算复杂度和误码平台。用定点DSP芯片实现的非规则LDPC码译码器的实测结果表明,该算法能以较低的实现复杂度获得低的误码平台和译码门限。     

LDPC译码硬判决辅助迭代VBLAST检测

针对采用低密度奇偶校验(LDPC)编码的多输入多输出系统中检测与译码级联方案未联合优化的问题,提出了一种低复杂度联合贝尔实验室分层空时(VBLAST)最小均方误差迭代检测与LDPC译码算法.该算法将VBLAST检测和LDPC译码统一于一个迭代信号处理框架,从系统角度分析了整个联合译码检测;通过级联简化的硬判决译码与检测的混合迭代消息传播,减少了各模块单独处理引起的互信息处理损失,从而优化了检测性能并降低了复杂度.仿真结果表明:与全软信息辅助检测方案相比,它以微小的0.1~0.2dB性能损失代价,获得了前者约1/2的复杂度及检测延迟等优势.     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验 (quasicyclic low density parity check, QCLDPC) 码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9 216、码率为1/2的准循环LDPC码译码器。FPGA（field programmable gate array）实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9216、码率为1/2的准循环LDPC码译码器。FPGA(field programmable gate array)实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

低密度校验码的混合比特反转译码算法

提出了低密度校验(LDPC)码的混合比特反转(HBF)译码算法,该算法充分利用了LDPC码置信传播(BP)输出的软信息,对经典的比特反转(BF)算法的误码性能有明显改善.AWGN信道下的仿真结果表明,在相同的译码复杂度情况下,HBF算法的性能明显优于BP算法,并呈现出更低的误码平台.     

基于校验和更新的低复杂度LDPC码硬判决译码算法

为使低密度奇偶校验(low-density parity-check,LDPC)码的硬判决译码算法具有更低的计算复杂度和更高的译码性能,提出了一种新的校验和计算算法,具有较低的计算量,可应用于现有的所有硬判决译码算法.结合该算法对一种计算量近似于比特翻转(bit flipping,BF)算法的多阈值比特翻转(multi-thresholdBF,MTBF)算法进行了进一步改进,获得了更低的译码复杂度和更好的译码性能,在迭代5次时获得了0.15 dB的性能增益.     

低密度奇偶检验码译码的高效量化算法

为降低低密度奇偶检验码译码的硬件实现复杂度,提出了一种可变步长均匀量化"和积"译码算法。该算法分为两步进行:首先,检验节点和变量节点的外信息都以相同的量化步长进行均匀量化而进行迭代译码;然后,当迭代达到预定的次数时,检验节点和变量节点的量化步长分别乘以和除以预先选定的一个参数。仿真和现场可编程门阵列实现结果表明,与未量化的标准积译码算法相比,该算法的性能损失在0.1 dB以内;与同等性能的算法相比,该算法可以降低50%的硬件规模。     

适用于LDPC码的新颖自适应联合加权比特翻转译码算法

针对低密度奇偶校验(low-density parity-check,LDPC)码采用单比特翻转算法译码可能出现比特循环翻转现象而导致译码收敛速度缓慢的问题,提出一种适用于LDPC码的新颖自适应联合加权比特翻转(self-adaption combined weighted bit-flipping,SCWBF)译码算法.该SCWBF算法结合了能高效实现的可靠率加权比特翻转(implementation-efficient reliability ratio based weighted bit-flipping,IRRWBF)算法与低复杂度加权比特翻转(low complexity weighted bit-flipping,LCWBF)算法的优点,在每次迭代过程中,能自适应翻转单比特或多比特,从而避免了单比特翻转算法在译码过程中产生的同一比特循环翻转现象.仿真结果表明,与加权比特翻转(weighted bit-flipping,WBF)算法、IRRWBF算法以及联合改进加权比特翻转(combined modified weighted bit-flipping decoding,CMWBF)算法相比,提出的SCWBF译码算法加快了LDPC码的译码速度,并且误码性能也得到明显改善.     

两种新的对数似然比简化算法及其在LDPC码上的应用

通常用取最小绝对值方法对若干比特模二和的对数似然比(LLR)进行简化,该方法存在误差积累问题,因而不是最有效的.为此,提出了两种新的LLR简化算法:正比例函数拟和修正法和逐点平均值曲线修正法,并用这两种算法替代了低密度奇偶校验(LDPC)码归一化最有效可信传播(UMP-BP)译码中的LLR计算,使其在降低译码复杂度的情况下误码率更低.仿真结果表明,对于码长1 024 bits的LDPC码,采用所提出的LLR简化算法后性能较UMP-BP译码方法有0.4 dB提高,并与最优的可信传播算法接近,计算复杂度也有明显下降.     

一种改进的LDPC码译码算法

指出了由于短LDPC（低密度奇偶校验）码的Tanner图中会出现环路,使得变量节点之间的信息不再相互独立,从而导致对数域BP译码算法的性能下降．从平衡迭代译码性能与硬件实现复杂度的角度出发,提出了一种改进的BP算法,通过变量消息的修正来补偿校验消息简化的损失．仿真结果表明：改进的算法加快了算法的收敛速度,降低了迭代译码...     

一种改进的LDPC码BP译码算法

通过对LDPC码经典的BP译码算法进行研究,针对算法译码复杂度非常大、迭代次数多、不利于硬件实现的问题,提出了一种改进的BP译码算法.改进算法通过实时监控在连续3次迭代中译码是否稳定来减少在信噪比低于译码阈值时的迭代次数.同时,在变量消息更新过程中对传递的校验信息进行数据约束,防止由于数据溢出而导致的译码失败.仿真结果表明,改进的BP算法,在性能损失不大的情况下可以有效地降低译码的复杂度,从而更利于硬件的实现.     

基于低密度奇偶校验编码的自适应调制方案

为克服无线信道时变衰落特性对传输性能的影响 ,提出了基于低密度奇偶校验 (L DPC)编码的自适应调制传输方案。该方案将所有子信道传输的信息采用同一个 L DPC码进行编码 ,每个子信道根据各自当前的噪声水平动态选取调制方式 ,而各个子信道的瞬时噪声根据 L DPC译码前后信息序列的符号改变情况进行估计。仿真结果表明 :在 Nakaga-mi时变衰落信道下 ,该系统方案可以很好地适应信道的时变衰落特性 ,在满足系统输出误比特率的条件下 ,可以很低的系统复杂度实现信息的最佳传输 ,并获得距离理论极限3d B的良好传输性能     

一种非规则LDPC码的改进型UMPBP—Based译码算法

为了减小UMPBP—Based译码算法相对于LLR—BP译码算法的性能损失,提出了一种改进型UMPBP—Based译码算法,校验节点消息处理时,通过合理地设置校正因子与偏移因子2种参数,将NormalizedBP-Based和OffsetBP—Based2种译码算法进行有效的融合;变量节点消息处理时,引入了一种LLR—BP译码算法中的震荡补偿算法．仿真结果表明,针对非规则LDPC码,在一定范围内误码率相同的条件下,改进型UMPBP-Based译码算法与UMPBP—Based、NormalizedBP—Based和OffsetBP-Based3种译码算法相比较,译码性能得到明显的改善,可以更有效地逼近性能优异的LLR—BP译码算法．     

基于LDPC码校验节点度的分类修正最小和算法

为了减小低密度奇偶校验(low-density parity-check,LDPC)码的译码算法复杂度,提高译码性能,该文针对致信传播(belief propagation,BP)译码算法及其简化算法的分析,提出了一种基于校验节点度的分类修正最小和译码算法。该算法将最小和译码算法中校验节点输入外信息绝对值的最小值和次小值分类,并根据该节点的度计算与BP算法的偏移量,分别选择不同的阈值和修正因子对外信息进行补偿。仿真结果表明,该算法在高信噪比区域的译码性能高于BP算法,并且计算复杂度大大低于BP算法,是一种适用于各种校验节点度分布,而且是能较好兼顾性能与实现复杂度的译码算法。     

分组Turbo码软判决自适应Chase译码算法的研究

针对二进制分组turbo码提出了一种加快译码速度的软判决译码算法-自适应门限Chase译码算法(ATC).该算法以迭代Chase算法为基础,根据传输系统编码方案和信道条件联合确定Chase算法中不可靠比特数,从而可以减少测试序列的数目,并利用外信息的三角函数代替迭代译码时的归一化因子,以达到降低软判决译码复杂度的目的;与迭代Chase译码算法相比,该算法可在译码复杂性和译码性能之间达到平衡.仿真结果表明:ATC算法能在保持turbo码的译码性能基础上,提高译码速度,降低译码复杂度.