对时序电路设计方法的新探讨

本文从设计的基本思想和设计程序上时序逻辑电路和原有的设计方法进行了探讨和研究。     

正弦稳态电路的相量图解法

本文给出了用相量图分析研究正弦稳态电路的方法.     

论时序电路的统一设计和统一分析

建立了含有时钟信号的触发器翻转方程 ,讨论了时钟信号的普遍描述 ,并在此基础上提出了同步和异步时序电路的统一设计和统一分析     

同步时序电路设计新方法

本文在研究具有冗余态的同步时序电路的自启动问题的基础上,提出同步时序电路的设计新方法。它不仅适合于具有冗余态的同步时序电路的设计,也运合于完全确定的同步时序电路的设计。新方法的特点在于,直现、简捷、更易于求得能自启劫的最简逻拜函数。     

组合轮系运动分析图解法

当组成组合轮系的周转轮系和定轴轮系的个数较多时,组合轮系的运动分析就非常复杂。本文提出组合轮系运动分析的图解法,可利用简单的线条求出任一构件的运动。据几何关系,还可求出任意两构件的传动关系,使复杂的运动分析简便快捷。     

用数据选择器设计组合电路

介绍用中规模数字集成电路设计组合逻辑电路的原理和方法。     

组合电路非传统设计方法研究

本文分析了几种非传统设计组合电路自动合成的方法。针对这些方法,提出了一种改进的基因表达式的克隆选择算法来自动合成组合电路,并在两个方面对基因表达式编程算法的编码进行了改进。这种方法成功地应用到组合电路的自动设计中。     

晶体管放大电路图解法应用的延伸

晶体管电路图解法是一种直观的分析方法，通常只用于基本放大电路，即发射极接地共射电路的分析。若发射极串有电阻，即偏置电路具有稳定工作点作用，或还具有交流电流串联负反馈的共射电路应如何运用图解法？本文就这一问题做些探讨。     

面向同步时序电路的电路并行测试生成算法

面对VLSI设计规模日益增大的挑战，除了电路并行以外，其它已有的基本并行策略都无法从根本上解决测试生成的复杂性问题，然而，已有的电路并行测试生成算法并未取得理想的结果，尤其对时序电路，因此，如何划分电路，成为电路并行算法的设计基础和成功的关键，面向逻辑级描述的同步时序电路，以触发器为核的电路划分算法BWFSF将电路划分为大功能块。对Benchmark-89电路的实验结果表明，基于G-F二值算法和BWFSF算法的电路并行测试生成算法在有效减少存储空间消耗的同时，还能够获得稳定的加速比。     

四值异步时序电路的设计

采用时钟覆盖法设计异步时序电路，能够获得最佳的时钟方程，本文主要讨论选用以模代数为系统的四值JK触发器，采用时钟覆盖法设计四值异步时序电路。     

异步时序电路设计的系统方法

本文用同步时序电路设计的系统方法和硬件结构形式处理异步电路设计,把异步和同步时序电路设计方法统一起来了。这不仅大大简化了时序电路的设计过程,而且能满足现代设计关于系统性、清晰性和可靠性的要求。     

基于OBDD时序电路设计的验证

依据有序二叉判定图（OBDD）和计算树逻辑（或称分支时态逻辑）CTL（Computational Tree Logic)的基本原理，分析了基于OBDD和CTL的验证数据电路设计的基本原理，并在此基础上，给出了时序电路等价验证的方法。     

用图解法分析直接耦合放大电路

本文讨论了直接耦合放大电路的图解分析法，使各级工作点之间互相牵扯的直接耦合放大电路做进一步定量分析，得以用较直观而又简便的图解法．它的分析方法也和阻容耦合放大器一样，是以器件的特性曲线为基础，用作图的方法在器件特性曲线上分析放大电路的工作情况．它的特点是能直接反映器件的非线性，进而适用于大信号的分析．     

引信执行电路的新设计

介绍采用功率开关器件TWH8751,设计引信执行级电路。阐述了TWH8751器件的主要特性,并对执行级电路的可靠性及安全性进行了分析。该电路经过靶试证明是可行的。此方法可广泛应用于引信电路中。     

时序电路设计中的几个问题

时序电路的设计，应注意在满足功能要求的前提下使电路尽量简单，并能自启动。本文以实例指出设计时应注意之点。     

同步时序电路转换符设计法

本文通过应用转换符法，可以方便地设计中各种状态的同步时序电路。     

同步时序电路的一种设计方法

提出了一种通过矩阵运算实现同步时序电路的设计的方法，有效地解决了时序电路设计中卡诺图不能处理多输入、多状态和多输出的问题。     

时序电路设计中的触发器选型问题

本文提出用符号法比较各种触发器的驱动函数 ,从而迅速选定能使电路结构简单的触发器类型的方法     

同步时序电路设计的状态分配技术

给出寻求较佳或最佳状态分配的六条一般规则，并通过实例设计说明其应用。