SDR中一种新型调制平台的设计与实现

提出了一种微控制器+U盘的FPGA脱机重构方案;采用此方案设计了SDR中一种新型通用的硬件调制平台;配合调制IP核实现了对不同类型基带信号的多种调制以及海量配置数据的脱机重构。微控制器通过扫描键盘来调用U盘内相应的配置数据对FPGA进行在线重构;FPGA根据重构数据对基带信号进行处理并发送到数字正交上变频(DUC)芯片中,实现调制信号的输出,同时把调制信息反馈给微控制器;微控制器把当前调制状态信息发送到LCD进行显示。与传统的调制方法相比:该平台功能强大、操作灵活、调制种类多、软件易升级、支持动态脱机重构,具有较高的工程应用价值。     

基于Flash单片机控制下的FPGA配置

FPGA能够自己控制和改变它的配置，但这也可以由微控制器用一种很巧妙的方法来做到．在配置过程后或者在两个配置循环之间，它可用于其他的目的，并且不可因此而丢失．文章中以Flash单片机ATMELAT89C51为例，分析了可达到节省空间、保护设计或者快速灵活的几种不同的重配置FPGA的方法。     

面向步进电机控制的RISC-V微控制器的设计与实现

为了在步进电机控制领域探索灵活的控制和设计方案,针对第五代精简指令集RISC-V架构的开源创新,设计开发了用于步进电机控制的RISC-V微控制器.在现场可编程门阵列(FPGA)中实现了处理器、存储器、总线、外设及调试接口等模块,构建了可配置的微控制器平台.通过搭建仿真调试环境以及软硬件联合测试,验证了微控制器设计的正确性.在步进电机控制系统测试中,脉冲宽度调制模块产生控制脉冲,正交编码脉冲电路检测转子位置,硬件系统正常工作并且实验的相对误差保持在千分之一量级.     

基于PCI总线配置FPGA的技术

FPGA广泛应用于现代仪器中,但是FPGA的固有配置方式限制了仪器测量功能的扩展和升级。本文分析了FPGA的配置时序,介绍了基于PCI总线和CPLD来配置FPGA的方法,实现了FPGA的在线重配置,方便了仪器测量功能扩展和升级。     

FPGA芯片的配置与下载

FPGA（Field-Programmable Gate Array）,即现场可编程门阵列,它是专用集成电路（ASIC）领域中的一种半定制的电路,解决了定制电路的不足而且克服了原有可编程器件门电路数有限的缺点[1]。FPGA的配置模式指的当采用FPGA作为电路的主芯片时它的外部的连接方式和逻辑配置。当设计者编译完软件代码后会形成一个配置数据文件,将这个数据文件加载到FPGA芯片内部的整个过程称为逻辑配置。FPGA外围电路连接好以后,可以根据需要将VHDL或者Verilog代码下载到FPGA芯片中,FPGA根据代码要求完成整个电路的逻辑功能,可见FPGA的配置与下载是FPGA电路成功运行的前提。     

一种可动态配置的PCI适配卡

分析了ALTERA公司FPGA的PS模式配置时序和配置文件,提出了基于PCI总线的FPGA芯片动态配置设计思想,研究了可动态配置的PCI适配卡原型电路,设计了动态配置状态机,给出了配置流程。     

基于MaxⅡ CPLD和Flash实现FPGA的多重配置

随着FPGA芯片密度的增加,需要更大容量的配置芯片也在增长。首先讨论了FPGA的几种配置方式,然后给出了一种通过CPLD和通用Flash存储器实现FPGA的配置的方案,最后给出了系统设计方案、硬件电路图和软件流程。     

基于MicroBlaze的FPGA重配置系统设计

介绍了Xilinx FPGA的配置模式和配置原理,提出一种基于MicroBlaze软核处理器的FPGA重配置系统设计方案。该方案灵活简便,具有很高的应用价值。     

高性能8位微控制器IP软核设计

在对传统MCS-51微控制器的局限性进行分析的基础上,提出了一种与其指令集兼容、性能大幅提高的可重用微控制器IP软核的设计。该控制器采用减少指令周期时钟数、独立总线访问、指令预读取等系统架构的优化及核心控制器架构的优化,使用新的加法和除法的算法,使性能得到大幅度的提高;在Altera FPGA上验证,该微控制器可稳定地工作在33.8 MHz时钟频率上。     

实现FPGA高效动态可重配置的触发器电路

设计了一种在现场可编程逻辑阵列(FPGA)内可供配置的触发器电路结构.主要特点是:不需要浪费FPGA内组合逻辑的资源,就可以独立配置出56种全部常用类型的D触发器电路或锁存器电路;以FPGA在配置简单时序电路时增加50%面积的代价降低了配置为复杂时序电路时70%的延时和90%的面积.同时针对Xilinx Virtex系列FPGA动态重配置速度较慢的缺点,在触发器电路中加入了抓捕与写回电路;提出了通过硬件电路来实现重配置状态保存和写回的方法.与Xilinx Virtex器件完全用软件实现的方法相比,加快了FPGA动态重配置电路的速度.     

一种改进的用于FPGA快速部分配置的电路结构

设计了一种可以对现场可编程逻辑阵列(FPGA)内部编程点单元进行快速和局部配置的集成电路结构.主要特点是:在采用指令集方式的32位数据总线结构上增设局部配置控制寄存器和地址译码逻辑,可以实现FPGA的快速局部配置;针对Xilinx Virtex系列FPGA中存在的"内存一致性"问题,提出了有效的解决方案.与Xilinx Virtex器件只能以帧为单位对内部编程点进行配置相比,该结构可以对FPGA内部任意一个编程点进行单独配置,具有更强的灵活性.     

基于FPGA的光伏并网发电系统潮流分析及电量双向计量的研究

在对光伏并网发电系统的潮流分布进行分析的基础上,给出了基于FPGA的一种光伏并网发电控制系统的实现方案.以FPGA为平台,应用VerilogHDL语言设计并实现了控制系统中的嵌入式微控制器(MCU)模块、电网周期测量模块和电量计量模块,重点研究了光伏并网发电控制系统的电量双向计量.     

基于声信号处理的系统设计方法

本文是作者毕业设计的一部分.介绍了基于声信号处理的系统设计方法,包括FPGA系统硬件设计、输入设计、EP1CT100C8的JTAG配置、FPGA的芯片配置、FPGA系统软件设计等几个部分.     

数字保护算法的FPGA实现方法

介绍了一种基于现场可编程逻辑陈列(FPGA)的数字保护算法的实现方法,将算法的实现平台由微控制器(M CU)转向FPGA,构成基于FPGA的数字保护算法专用芯片。仿真结果表明:当每周期取40个采样点时,完成全波傅氏滤波或最小二乘滤波算法仅需几个微秒,大大快于M CU的处理速度,因而可以有效地克服精度与速度之间的矛盾。     

基于FPGA的移动机器人运动控制器的实现

为了提高移动机器人控制的灵活性,设计并实现了一种基于FPGA的移动机器人运动控制器。介绍了该运动控制器的工作原理、硬件设计,充分利用FPGA的高速实时性和ARM微控制器的强大处理能力,从而提高了运动控制器的效率。实验表明,设计出的运动控制器稳定可靠,双码盘导航优于单码盘融合陀螺导航,能实现移动机器人的灵活控制。     

利用FPGA实现的数据通讯信号源

介绍了用FPGA实现数据通讯信号源的生成方法．研究了由FPGA软件包实现配置数据的转换，及由单片机实时地控制配置数据的下载，并给出了系统实现的一般流程．     

FPGA被动并行配置控制器的研究与实现

为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法.由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题.该文给出了具体的硬件电路和软件模块的编程思路,通过仿真测试表明本设计的可行性.     

可配置语音识别输出概率计算协处理器的设计

在基于连续隐含Markov模型的嵌入式语音识别系统中,为提升计算效率、降低系统功耗,将算法中计算消耗最大的输出概率计算模块作为协处理器实现。通过先入先出队列电路隔离输出概率计算中的Markov距离和对数加法的数据通路使得系统参数可以灵活配置,并根据输出概率计算所需参数的地址产生规则设计了地址产生单元。采用Xilinx Virtex-5系列FPGA实现了该输出概率协处理器,并通过S3C44B0X微控制器验证了该设计。在配置参数为3维Gauss混合分量、27维特征矢量的条件下,对358个状态,协处理器工作在27MHz的时钟频率时计算输出概率的处理速度达到了0.13倍实时。     

基于INTERNET的远程FPGA配置系统设计

文章设计并实现了基于INTERNET的远程FPGA配置系统原型。该系统采用MCU来取代传统PC机完成远端INTERNET协议的处理,配置数据的接收、存储和加载,实现了低成本、高效率的远程FPGA系统更新与升级。     

用于FPGA快速重构的配置电路

提出了一种适于FPGA芯片的快速重构配置电路,并在FDP2009Ⅱ-SOPCFPGA芯片里设计实现.其主要特点为:配置电路使芯片最小配置单元由Xilinx的Spartan和Virtex系列芯片的一帧变为32 bit,减少了重配置传送的配置数据,缩短了芯片重构时间.FDP2009-Ⅱ-SOPC FPGA采用SMIC0.13μm一层多晶八层金属工艺设计,芯片总面积为4.5 mm×6.3 mm,配置电路面积为1.7 mm~2.版图后仿真结果表明,配置电路能够正确的完成数据重配置功能,芯片重构时间是Xilinx公司的Virtex系列相同规模FPGA芯片的34%左右.