好望角

Intel 公司不久前为台式机、大批量服务器及工作站推出最高性能的333MHz 奔腾Ⅱ处理器。333MHz 的奔腾Ⅱ处理器可带来更多的性能发展空间,为商业普通用户的可视计算提供了更快的操作平台。333MHz 处理器也是第一个基于先进的0.25微米生产工艺的奔腾Ⅱ处理器,0.25微米生产工艺使 Intel 公司能够在今年大批量生产更高速度的处理器。333MHz 奔腾Ⅱ处理器包括现有奔腾Ⅱ处理器的所有特点,同时在浮点运算功能、整数运算功能和多媒体功能性能上提高了许多。     

信息时空

最近,采用最新型 Intel 处理器的 IBM PC 300PL 和 PC 300GL 桌上型电脑在美国亮相,它极佳的性能与价值,艺术化的管理界面给用户留下了很深的印象。丰富的多媒体、完成关键作业的性能、可管理性以及安全性,证明了它是极有价值的商用电脑。独一无二的网络管理和控制功能,让用户从此只需专注自己的商务活动,无须再为电脑操心。PC 300 型电脑配置了 Intel 新一代 Pentium Ⅲ处理器,运行速度分别为533MHz、600MHz、667MHz 和733MHz;一体化二     

基于分级存储并行运算的FFT处理器设计

研究了一种基于分级存储并行运算的改进快速傅里叶变换(FFT)处理器算法,通过减少对RAM存储器的读写次数降低功耗,采用并行运算方法减少数据处理时间.基于该算法以及改进的基-4蝶形单元设计了一款4096点FFT处理器.该处理器采用SMIC 0.18μm CMOS工艺设计实现,芯片核面积为9mm2,在slow工艺角条件下,版图后仿真最高时钟频率为192.3MHz,功耗为422mW@100MHz,最小处理时间为67.92μs.     

微星推E7520／E7320服务器主板与系统

当Intel架构的服务器产品从533MHz过渡到800MHz这场战役拉开的时候，微星服务器也紧随其后，推出新最款的服务器主板及机架式服务器准系统，采用Intel最新推出的顶级E7520与E7320服务器芯片组，可支持800MHz外频的Intel Xeon处理器。     

T(1,3,n)∪(∪ CP_i form i=0 to S)及补图的匹配唯一性

研究了图的匹配唯一性,给出了T(1,3,n)∪(∪Si=0CPi)(n≥5)及补图匹配唯一的充要条件。     

T(1,3,n)∪(∪Si=0CPi)及补图的匹配唯一性

研究了图的匹配唯一性,给出了T(1,3,n)∪(∪Si=0CPi)(n≥5)及补图匹配唯一的充要条件.     

全流水FFT处理器的VLSI设计与实现

提出了一种适用于OFDM系统的快速全流水FFT处理器结构.考虑时域抽取(DIT)和频域抽取(DIF)算法的有限字长效应,采用DIF算法.首先对FFT碟形变换的复乘法进行简化,然后提出相应的流水线碟形处理单元(BPE),最后采用0.13μm1.08 V CMOS工艺实现了64点基2 DIF FFT处理器.综合结果显示,该处理器能够工作在200 MHz,面积和功耗分别为2.9 mm2和15 mW.提出的全流水FFT处理器能够广泛应用于WALN、DVB-T、ADSL以及其它基于OFDM的多载波系统.     

基于FPGA的R-64 FFT处理器的实现

快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件.文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他 R-4的流水线结构,具有占用资源更少、控制更简单等特点.该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46 μs.     

基-4FFT处理器的优化设计与应用

快速傅里叶变换(fast Fourier transform, FFT)因其高效而广泛应用于信号处理系统。文章通过分析按时间抽取的基-4FFT算法,针对1 024点设计了一款5级流水线型FFT处理器。在处理器结构中每级内采用蝶形运算单元的分时复用方法降低了硬件资源消耗;在5级连接结构设计中采用流水线技术提高算法处理速度。该处理器采用现场可编程逻辑门阵列(field programmable gate array, FPGA)进行验证,结果表明,在50 MHz的条件下,11.9μs即可完成1 024点运算,通过光电容积脉搏波检测应用验证了其正确性。     

可测性DSP软硬件协同仿真验证平台设计

针对数字信号处理器的不同仿真和验证要求，提出了一种可测性软硬件协同仿真和验证平台的设计．采用可配置IP模块和总线结构，实现了硬件平台可配置性和可重用性，采用在线仿真模块，实现了实时的仿真验证功能；采用分层的方法设计软件平台，实现了软件平台的可配置性．实验结果表明，在50MHz的工作频率下，此平台对16位数字信号处理器进行了指令集测试和FIR等应用程序的仿真验证工作．     

基于ASIC的128点FFT处理器的设计

所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核.     

基于FPGA的卫星导航抗干扰处理器设计

为在现场可编程门阵列（FPGA）内实现整个数字抗干扰系统的功能,需要复用片内资源,设计了一种复浮点处理器（complex floating point processing unit, CFPU）,简化了抗干扰算法在FPGA内实现的资源复用策略,使用了较少的硬件资源,解决了硬件资源紧张问题. 仿真结果表明,当求解同一方程时,CFPU和 TMS320C6713的单精度计算结果仅有微小差别,92 MHz和176 MHz的CFPU相对于200 MHz工作频率的TMS320C6713分别有53.5和78.0倍的计算速度. 室外实测抗干扰处理器有很好的抗干扰能力.      

用于TD-SCDMA下行链路联合检测的2×2 MIMO FFT处理器设计

为了在TD-SCDMA移动终端实现高效联合检测,设计了一个用于2×2 MIMO系统的64/128点FFT处理器.设计的FFT处理器基于R2SDF的流水线结构,采用乘法器共享的电路结构,适合处理2路MIMO系统,在满足系统数据吞吐率的同时,节省了信号处理的硬件开销.设计采用Xilinx公司的Virtex4进行综合验证,同时采用SMIC13工艺综合,在50 MHz的时钟下,功耗估计为8.3 mW,实现了低开销的电路设计.     

实时可重配置FFT处理器的ASIC设计

设计一种能够完成4,16,64,256或1 024点复数快速傅里叶变换(FFT)处理器芯片.16,64点运算采用基-4级联流水线结构,256,1 024点采用二维运算结构,数据采用块浮点表示.使用Synopsys公司的综合及布局布线工具在SMIC CMOS 0.18 μm工艺上进行ASIC实现.该处理器芯片在100 MHz时钟频率连续工作时,处理一组1 024点FFT序列需要24.8 μs,每隔10.24 μs输出一组1 024点运算结果.该处理器芯片已应用于某宽带数字接收机中.     

T（1，3，n）∪（s∪（i=0）CPi）及补图的匹配唯一性

研究了图的匹配唯一性，给出了T（1，3，n）∪（s∪（i=0）CPi）（n≥5）及补图匹配唯一的充要条件。     

CERCIS:一种视频媒体编解码片上系统设计实现

基于面向特定应用的可配置处理器架构及其设计方法,设计并完成了一种视频媒体编解码片上系统芯片,它具有通用数字信号处理器的柔性编程及特定目标应用时的高性能等特点。该视频编解码片上系统由编码和解码2部分组成,编码和解码部分都采用相同的媒体信号处理架构。媒体信号处理编码、解码架构中分别包含一个8发射超长指令字数字信号处理器核,还包括实现视频媒体应用的专用数据传输单元,变长编解码单元以及接口单元,可以完成H.263视频媒体编码和解码。在0.13μm工艺库下模拟验证表明,该片上系统在17MHz工作频率下可完成15帧/sQCIF图像的H.263编码,在10MHz工作频率下可完成15帧/sQCIF图像的H.263解码。     

面积优化与低功耗设计的JavaCard处理器

AOJCP（area-optimized JavaCard processor）是一种自主设计的基于微码、面积优化、低功耗的JavaCard硬件处理器．首先,描述了AOJCP中的微码处理器总体框架、单周期与控制-应答机制结合的微码设计、JavaCard指令执行过程;然后在FPGA（field programmable gate array）中实现．结果表明,AOJCP占用1410 LogicCells（约合16k门）,最高频率36．2MHz,典型时钟频率3．7MHz时,功耗为48mW．     

FFT处理器的高密度可编逻辑器件实现

为了提高快速离散傅立叶变换（FFT）的处理速度,研究了一种宜于高密度可编逻辑器件（CLPD）实现FFT处理器的硬件结构,并利用CPLDFLEX10K设计和实现了128点FFT单片处理器,系统的仿真表明,该处理器运算结果正确,在系统时钟频率为20MHz时,128点复数FFT处理器的计算时间小于230us。研究表明：CPLD与FFT的结合将提高FFT的处理速度,从而使FFT的应用更加广泛。     

FPGA实现流水线结构的FFT处理器

针对高速实时信号处理的要求,介绍了用现场可编程逻辑阵列(FPGA)实现的一种流水线结构的FFT处理器方案.该FFT处理器能够对信号进行实时频谱分析,最高工作频率达到75 MHz.通过对采样数据进行加窗处理来减少了频谱泄漏产生的误差.为了提高FFT工作频率和节省FPGA资源,采用了由1 024点复数FFT计算2048点实数FFT的算法.此外还介绍了一种计算复数模值的近似算法.     

基于数字信号处理器的多轴运动控制器设计

根据开放式运动控制的要求，以数字信号处理器(DSP)为核心，使用大规模在系统可编程(ISP)技术进行逻辑控制，而位置反馈控制采用复杂编程逻辑器件(CPLD)来实现．应用面向对象技术开发控制系统软件，设计了多轴运动控制器，与传统运动控制器相比，它不仅克服了系统结构固定的缺陷，而又缩短了开发周期，提高了系统的集成度．ISP模块的最高频率可达到24MHz，CPLD的最高频率可达20MHz，因此大大提高了运动控制器的执行速度。