并行加法器的研究与设计 |
| |
引用本文: | 安印龙,许琪,杨银堂.并行加法器的研究与设计[J].晋中师范高等专科学校学报,2003,20(4):330-334. |
| |
作者姓名: | 安印龙 许琪 杨银堂 |
| |
作者单位: | [1]航天部七七一所,陕西西安710054 [2]西安电子科技大学,陕西西安710071 |
| |
摘 要: | 首先介绍了常用并行加法器的设计方法,并在此基础上采用带进位强度的跳跃进位算法,通过逻辑综合和布局布线设计出了一个加法器。分析和比较表明,该加法器不仅速度快于超前进位加法器,而且面积和功耗均小于超前进位加法器。
|
关 键 词: | 并行加法器 进位强度 跳跃进位 超前进位 |
本文献已被 维普 等数据库收录! |
|