| 采样-保持电路中的一种增益误差自校正方法 |
| |
| 引用本文： | 何朝辉,陈后鹏,戎蒙恬.采样-保持电路中的一种增益误差自校正方法[J].上海交通大学学报,2004,38(5):733-737. |
| |
| 作者姓名： | 何朝辉 陈后鹏 戎蒙恬 |
| |
| 作者单位： | 1. 上海交通大学,电子工程系,上海,200030
2. 上海贝岭股份有限公司,技术中心,上海,200233 |
| |
| 基金项目： | 上海贝岭股份有限公司资助项目 |
| |
| 摘 要： | 提出一种用于流水线模数转换器(ADC)中的模拟增益误差自校正电路．该电路由一个可编程电容阵列、一个比较器和一小块数字电路组成，通过对第一级采样一保持电路的增益进行校正，使它的增益误差达到12bit转换精度的要求。仿真结果表明，整个流水线ADC的有效量化位数从原来的9．95bit提高到11bit。
|
| 关 键 词： | 采样-保持电路 流水线模数转换器 可编程电容阵列 |
| 文章编号： | 1006-2467(2004)05-0733-05 |
| 修稿时间： | 2003年6月3日 |
A Kind of Gain Error Correction Scheme for Sample-and-Hold Circuit |
| |
| HE Zhao-hui,CHEN Hou-peng,RONG Meng-tian.A Kind of Gain Error Correction Scheme for Sample-and-Hold Circuit[J].Journal of Shanghai Jiaotong University,2004,38(5):733-737. |
| |
| Authors: | HE Zhao-hui CHEN Hou-peng RONG Meng-tian |
| |
| Institution: | HE Zhao-hui~1,CHEN Hou-peng~2,RONG Meng-tian~1 |
| |
| Abstract: | A simple scheme for correcting the gain error of sample-and-hold circuits (S/H) using analog technique was proposed. This scheme consists of a programmable capacitor array, a comparator and a small amount of low speed digital circuits. The resultant unit gain of S/H of the first stage can reach an accuracy better than 12 bits with typical amplifier and comparator offset voltages being allowed for. The simulation results indicate that the ENOB of A/D converter reaches 11 bit with trimming on. |
| |
| Keywords: | sample-and-hold circuit (S/H) pipelined analog digital converter (ADC) programmable (capacitor) array (PCA) |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
