| 并行加法器的研究与设计 |
| |
| 引用本文： | 安印龙,许琪,杨银堂.并行加法器的研究与设计[J].晋中学院学报,2003,20(4):330-334. |
| |
| 作者姓名： | 安印龙 许琪 杨银堂 |
| |
| 作者单位： | 1. 航天部七七一所,陕西,西安,710054
2. 西安电子科技大学,陕西,西安,710071 |
| |
| 摘 要： | 首先介绍了常用并行加法器的设计方法,并在此基础上采用带进位强度的跳跃进位算法,通过逻辑综合和布局布线设计出了一个加法器。分析和比较表明,该加法器不仅速度快于超前进位加法器,而且面积和功耗均小于超前进位加法器。
|
| 关 键 词： | 并行加法器 进位强度 跳跃进位 超前进位 |
| 文章编号： | 1009-7058(2003)04-0330-05 |
| 修稿时间： | 2003年6月28日 |
Research and Desigh of Parallel Adders |
| |
| AN Yin-long,XU Qi,YANG Yin-tang.Research and Desigh of Parallel Adders[J].Journal of Jinzhong University,2003,20(4):330-334. |
| |
| Authors: | AN Yin-long XU Qi YANG Yin-tang |
| |
| Abstract: | This paper introduces the design method of parallel adder. On the basis we design an adder by the adoption of carry skip algorithm with carry strength signals and implement,through logic synthesis and layout. Analyses and comparisons show this addet is better than carry lookahead adder in speed,power dissipation and area. |
| |
| Keywords: | Parallel adder carry strength skip carry lookahead carry |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
