首页 | 本学科首页   官方微博 | 高级检索  
     检索      

高速FIR滤波器设计与FPGA实现
引用本文:鲁迎春,李祥,汪壮兵.高速FIR滤波器设计与FPGA实现[J].合肥工业大学学报(自然科学版),2007,30(12):1705-1707.
作者姓名:鲁迎春  李祥  汪壮兵
作者单位:合肥工业大学,理学院,安徽,合肥,230009
摘    要:文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。

关 键 词:有限长度脉冲响应数字滤波器  现场可编程逻辑门阵列  乘法累加器  分布式算法
文章编号:1003-5060(2007)12-1705-03
修稿时间:2007年3月19日

Design of high-speed FIR filters and implementation based on FPGA
LU Ying-chun,LI Xiang,WANG Zhuang-bing.Design of high-speed FIR filters and implementation based on FPGA[J].Journal of Hefei University of Technology(Natural Science),2007,30(12):1705-1707.
Authors:LU Ying-chun  LI Xiang  WANG Zhuang-bing
Abstract:Two architectures of classical FIR filter design based on MAC are discussed,and then a new hardware architecture based on the distributed arithmetic(DA) algorithm is studied.The characteristics of the DA algorithm in comparison with MAC are analyzed.An 8-tap 8-bit DA architecture low-pass FIR filter is designed and implemented on the Altera FPGA IC chip.
Keywords:finite impulse response(FIR) filter  field programmable gate array(FPGA)  multiply accumulate(MAC) unit  distributed arithmetic(DA) algorithm
本文献已被 CNKI 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号