| 1000 BASE-T物理编码子层的硬件实现 |
| |
| 引用本文： | 许伟,叶凡,郑国祥,任俊彦.1000 BASE-T物理编码子层的硬件实现[J].复旦学报(自然科学版),2006,45(1):16-20. |
| |
| 作者姓名： | 许伟 叶凡 郑国祥 任俊彦 |
| |
| 作者单位： | 1. 复旦大学,材料科学系,上海,200433
2. 复旦大学,专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 摘 要： | 介绍了1000 BASE-T物理编码子层(PCS)采用的4D-PAM5编码算法,分析编码算法中的一些关键性技术.提出解码流程,并给出了解码中字同步算法及其硬件结构.用Verilog HDL完成了PCS的硬件设计,进行了仿真验证,并给出了流片测试结果.
|
| 关 键 词： | 千兆以太网 1000BASE-T 物理层 物理编码子层 4D-PAM5编码 |
| 文章编号： | 0427-7104（2006）01-0016-05 |
| 收稿时间： | 2005-01-19 |
| 修稿时间： | 2005-01-19 |
Implementation of the Gigabit Ethernet 1000 BASE-T Physical Coding Sublayer |
| |
| XU Wei,YE Fan,ZHENG Guo-xiang,Ren Jun-yan.Implementation of the Gigabit Ethernet 1000 BASE-T Physical Coding Sublayer[J].Journal of Fudan University(Natural Science),2006,45(1):16-20. |
| |
| Authors: | XU Wei YE Fan ZHENG Guo-xiang Ren Jun-yan |
| |
| Abstract: | The 4D-PAM5 encoding system used for PCS of 1000 BASE-T is presented.Some key technologies are analyzed.The method of decoding is suggested and the synchronization algorithm is discussed in detail.The PCS is designed with Verilog HDL and passed its function is verified.The test result is also shown. |
| |
| Keywords: | gigabit Ethernet 1000 BASE-T physical layer PCS 4D-PAM5 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
