|
|||||
|
|
| 带DLL反馈的延迟内插法TDC在FPGA上的实现 | |
| 摘 要： | 本文设计了在FPGA上实现的一款带全数字的延时锁定环(DLL)反馈的TDC电路,该TDC采用了延迟内插法延迟链结构.解决了利用FPGA配置电路对FPGA内部开关参数进行高低温(-55~125℃)测试的问题.延迟链选择的是FPGA中快速进位链,在0.18μm工艺FPGA上,分辨率在25℃下能达到167ps.与另外一种在反熔丝结构FPGA上实现的TDC相比,分辨率在0℃,25℃,50℃分别提高了16.8%,16.5%,16.7%.在相同温度下,分辨率的变化基本保持一致,但反熔丝FPGA上的TDC需要对编码链进行反复的调整,而本文的TDC通过DLL锁定就可以完成对延迟链的调整,大大减小了开发和设计的时间和成本. |
| 关 键 词： | 现场可编程门阵列 时间数字转换 延迟内插法 数字延时锁定环 |
A Tapped-Delay-Line TDC with DLL Feedback Implemented on FPGA |
|
| Abstract: | |
| Keywords: | Field Programmable Gate Array Time-to-Digital Convertor tapped-delay-line digital delay locked loop |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |