| O.18-μm CMOS千兆以太网并串转换芯片设计 |
| |
| 引用本文： | 郁炜嘉,朱恩,程树东,孙玲,费瑞霞,沈桢,孟凡生,吴春红,王雪艳,王志功.O.18-μm CMOS千兆以太网并串转换芯片设计[J].东南大学学报(自然科学版),2004,34(3):293-296. |
| |
| 作者姓名： | 郁炜嘉 朱恩 程树东 孙玲 费瑞霞 沈桢 孟凡生 吴春红 王雪艳 王志功 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划)，2001AAl21074， |
| |
| 摘 要： | 提出了一种新的树型结构10:1并串转换电路,可应用于千兆以太网,其工作速度达到1.25 Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上,从而简化了设计,也减小了功耗.低速5:1并串转换单元采用改进的并行结构,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系,使其相对于普通并行结构有更大的相位裕量,可以更可靠地工作.芯片应用TSMC 0.18-μm CMOS工艺实现,芯片面积为0.7 mm×0.5 mm,核心电路功耗为3.6mW,小于同类电路.
|
| 关 键 词： | 千兆以太网 并串转换 CMOS |
| 文章编号： | 1001-0505(2004)03-0293-04 |
| 修稿时间： | 2003年9月3日 |
| 本文献已被 万方数据 等数据库收录！ |
|
