| Radix-16 Booth流水线乘法器的设计 |
| |
| 引用本文： | 梁峰,邵志标,梁晋.Radix-16 Booth流水线乘法器的设计[J].西安交通大学学报,2006,40(10):1111-1114,1133. |
| |
| 作者姓名： | 梁峰 邵志标 梁晋 |
| |
| 作者单位： | 1. 西安交通大学电子与信息工程学院,710049,西安
2. 西安交通大学机械工程学院,710049,西安 |
| |
| 摘 要： | 设计了一种新颖的32×32位高速流水线乘法器结构.该结构所采用的新型Radix-16 Booth算法吸取了冗余Booth编码与改进Booth编码的优点,能简单、快速地产生复杂倍数.设计完成的乘法器只产生9个部分积,有效降低了部分积压缩阵列的规模与延时.通过对5级流水线关键路径中压缩阵列和64位超前进位(CLA)加法器的优化设计,减少了乘法器的延时和面积.经现场可编程逻辑器件仿真验证表明,与采用Radix-8 Booth算法的乘法器相比,该乘法器速度提高了11%,硬件资源减少了3%.
|
| 关 键 词： | 乘法器 Booth算法 流水线 压缩阵列 |
| 文章编号： | 0253-987X（2006）10-1111-04 |
| 收稿时间： | 2006-03-06 |
| 修稿时间： | 2006年3月6日 |
Design of Radix-16 Booth Pipeline Multiplier |
| |
| Liang Feng,Shao Zhibiao,Liang Jin.Design of Radix-16 Booth Pipeline Multiplier[J].Journal of Xi'an Jiaotong University,2006,40(10):1111-1114,1133. |
| |
| Authors: | Liang Feng Shao Zhibiao Liang Jin |
| |
| Abstract: | |
| |
| Keywords: | multiplier Booth algorithm pipeline compression array |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
