|
|||||
|
|
| 应用Verilog HDL设计等占空比奇数分频器 | |
| 引用本文： | 徐雷,孙长智.应用Verilog HDL设计等占空比奇数分频器[J].安庆师范学院学报(自然科学版),2018,24(4):59-61. |
| 作者姓名： | 徐雷 孙长智 |
| 作者单位： | 亳州学院电子与信息工程系,安徽亳州,236800;亳州学院电子与信息工程系,安徽亳州,236800 |
| 基金项目： | 省级名师工作室;51单片机项目化教程;市级创新团队、智能产品创客实验室;"智能电子小系统"创客实验室 |
| 摘 要： | 在分析了与逻辑关系法、或逻辑关系法原理的基础上,以等占空比七分频器的设计为例,在Quartus II 9.0环境下进行了功能仿真,仿真结果验证了两种设计方法都能实现等占空比七分频器,并进一步说明利用这两种方法可以实现任意等占空比的奇数分频器设计。 |
| 关 键 词： | Verilog HDL 等占空比 奇数分频器 |
Design of Equal Duty Ratio Odd Frequency Divider by Using Verilog HDL |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |