|
|||||
|
|
| USB 2.0接口IP核的开发与设计 | |
| 引用本文： | 阮利华,王祥,黄全平,周荣政,洪志良,蒋凤仙. USB 2.0接口IP核的开发与设计[J]. 复旦学报(自然科学版), 2005, 44(1): 173-177 |
| 作者姓名： | 阮利华 王祥 黄全平 周荣政 洪志良 蒋凤仙 |
| 作者单位： | 复旦大学,通信科学与工程系,上海,200433;复旦大学,微电子学系,上海,200433 |
| 基金项目： | 国家高技术研究发展计划(863计划);上海市科委资助项目 |
| 摘 要： | 介绍了一种基于USB2．0协议的设备接口的IP核设计，着重研究了USB2．0协议控制器、缓存控制器、工作模式控制等硬件数字电路的实现，该电路支持高速(480Mbps)和全速(12Mbps)传输．为了满足USB2．0高速的传输要求，减小硬件设计的复杂性和硬件开销，整个系统采用硬件电路和MCU固件结合的方法进行设计，同时使用了不同传输方式缓冲区共用的双缓冲区缓存结构，因此电路具有实现简单，硬件开销小，传输速度较高等优点．设计的电路已经通过FPGA验证。 |
| 关 键 词： | 半导体技术 USB 2.0 IP核 FPGA 双缓存 |
| 文章编号： | 0427-7104(2005)01-0173-05 |
The Design and Development of USB 2.0 Interface IP Core |
|
| RUAN Li-hua,WANG Xiang,HUANG Quan-ping,ZHOU Rong-zheng,HONG Zhi-liang,JIANG Feng-xian. The Design and Development of USB 2.0 Interface IP Core[J]. Journal of Fudan University(Natural Science), 2005, 44(1): 173-177 | |
| Authors: | RUAN Li-hua WANG Xiang HUANG Quan-ping ZHOU Rong-zheng HONG Zhi-liang JIANG Feng-xian |
| Abstract: | An IP core design of USB 2.0 interface is presented. The stress is put on the digital circuit implementation of USB 2.0 Protocol Controller, Buffer Controller and Work Mode Controller. The circuit can operate at both USB high-speed (480 Mbps) and full-speed (12 Mbps) rates. In order to achieve high-speed transaction request of (USB 2.0) and reduce the design complexity of the hardware, a structure of combining MCU firmware and hardware is proposed. A double-buffered structure is adopted in the design to reduce the hardware cost. The proposed structure of USB 2.0 interface has been verified with FPGA. |
| Keywords: | USB 2.0 FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |