| 利用VHDL设计电路的简化问题 |
| |
| 引用本文： | 杨庆.利用VHDL设计电路的简化问题[J].武汉科技学院学报,2006,19(1):66-69. |
| |
| 作者姓名： | 杨庆 |
| |
| 作者单位： | 湖北民族学院,电气工程系,湖北,恩施,445000 |
| |
| 摘 要： | 利用VHDL设计电路是目前对于较复杂的电路系统进行设计时的最好选择，但设计中如何进行电路的简化直接关系到电路的复杂度及可靠性。本文分析了VHDL设计中容易引起电路复杂化的原因，提出了相应的解决方法。
|
| 关 键 词： | 设计 电路 简化 |
| 文章编号： | 1009-5160（2006）-0066-04 |
| 收稿时间： | 2005-11-24 |
| 修稿时间： | 2005年11月24 |
Discussed Simplify Problem of Design Circuit with VHDL |
| |
| YANG Qing.Discussed Simplify Problem of Design Circuit with VHDL[J].Journal of Wuhan Institute of Science and Technology,2006,19(1):66-69. |
| |
| Authors: | YANG Qing |
| |
| Abstract: | Make use of VHDL design circuit is a best choice toward complex circuit system design at present. But how simplify circuit directly relation that its complication and reliability in circuit design. This paper analysis to give rise to circuit complication reason in design of VHDL and expound solve method. |
| |
| Keywords: | VHDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
