|
|||||
|
|
| 一种新的基于FPGA的HEVC帧内预测硬件结构 | |
| 作者姓名： | 杨贺 杨秀芝 陈建 |
| 作者单位： | 福州大学物理与信息工程学院,福州大学物理与信息工程学院,福州大学物理与信息工程学院 |
| 基金项目： | 国家自然科学基金(NSFC)(61671153):福建省自然科学基金面上项目(2017J01757) |
| 摘 要： | 在保证视频编码性能的前提下,为降低硬件实现复杂度、减少硬件资源、提高硬件的处理速度,提出一种新的基于现场可编程门阵列(FPGA)的高效视频编码标准(HEVC)帧内预测硬件结构.设计的硬件结构可以支持64×64到4×4的块大小以及所有的模式预测,而且经过实验,实现一个完整的64×64大小的编码树单元(CTU)的编码过程需要3.3×10~4左右的周期数,主频能够达到160 MHz. |
| 关 键 词： | 帧内预测 哈达玛变换 硬件结构 |
| 收稿时间： | 2019-09-19 |
| 修稿时间： | 2019-12-21 |
| 本文献已被 CNKI 等数据库收录！ | |
| 点击此处可从《福州大学学报(自然科学版)》浏览原始摘要信息 | |
| 点击此处可从《福州大学学报(自然科学版)》下载免费的PDF全文 | |