首页 | 本学科首页   官方微博 | 高级检索  
     检索      

QC-LDPC码编码器的FPGA实现
引用本文:谢勇,姚远程,秦明伟.QC-LDPC码编码器的FPGA实现[J].西南科技大学学报,2013,28(1):84-87.
作者姓名:谢勇  姚远程  秦明伟
作者单位:西南科技大学信息工程学院 四川绵阳621010
基金项目:国防科工委民用航天技术研究所项目:xxx系统研制
摘    要:准循环低密度奇偶校验(QC-LDPC)码具有优异的纠错性能,已被纳入空间数据系统咨询委员会(CCSDS)的近地轨道通信标准。分析了QC-LDPC码的特点,提出一种基于生成矩阵的编码方法。该方法利用循环矩阵特性简化生成矩阵的存储模式,减少了资源消耗,同时利用循环移位寄存器和累加器实现矩阵乘法,降低了编码算法复杂度。在Xilinx xc4vsx55 FPGA上,采用VHDL语言实现了CCSDS标准中(8176,7154)LDPC编码器的设计。仿真结果表明,设计的编码器资源占用较少,吞吐量约为228 Mbit/s。

关 键 词:准循环低密度奇偶校验(QC-LDPC)码  现场可编程逻辑门阵列(FPGA)  编码器

FPGA Implementation for Encoder of QC-LDPC Codes
XIE Yong , YAO Yuan-cheng , QIN Ming-wei.FPGA Implementation for Encoder of QC-LDPC Codes[J].Journal of Southwest University of Science and Technology,2013,28(1):84-87.
Authors:XIE Yong  YAO Yuan-cheng  QIN Ming-wei
Institution:(School of Information Engineering,Southwest University of Science and Technology, Mianyang 621010,Sichuan,China)
Abstract:
Keywords:
本文献已被 CNKI 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号